# SystemVerilog 验证

# 测试平台编写指南

(原书第二版)

〔美〕克里斯・斯皮尔 著 张 春 麦宋平 赵益新 译

> 斜 学 出 版 社 北京

# ----- 目 录

第	1	章	金证 見	论			 	 	•••
		1.1	验证	花程			 	 	:
		1							
		1.2							
		1.3	基本社	测试平台	的功能·		 	 	
		1.4	定向	削试			 	 	
		1.5							
		1.6	受约!	收的随机	激励 …		 	 	
		1.7	你的	直机化对	象是什么	ζ	 	 	
		1	. 7, 1	设备和工	<b>「境配置</b>		 	 	•••
		1	.7.2	输入数1	š		 	 	
		1	. 7. 3	协议异为	5、错误手	口造例 …	 	 	
		1	. 7. 4	时延和日	1步		 	 	
			. 7. 5						
		1.9							
			. 10. 1						
			. 10. 2						
			. 10. 3						
			. 10. 4						
			. 10. 5						
		1.11	建.9	一个分月	長的側试	平台	 	 	]
			. 11. 1	创建一	个简单的	有驱动器	 	 	]
		1.12	伤真	环境的	介段		 	 	
		1, 13							
		1, 14							
		1.15	565.9	. HI				 	,

_												
第 2 j												
	2,1	内建数	据类	き型・					 	 	 	19
	2.	1.1 ∄	更解	(logic)	类型				 	 	 	19
	2. 1											
	2.2 5											
	2.7											
	2.7											
	2.2											
	2. 2											
	2.2											
	2. 2											
	2.2											
	2.2	2.8 1	4.6	数组和	非合	并敷	组的:	选择	 	 	 	27
	2.3 i											
	2.5	关联数										
		连 表										
	2.7											
	2.7											
	2.7											
	2,7											
	2.8 j											
	2.8											
	2.8											
	2.8											
	2.8											
	2.8											
	2.9 (											
	2.10											
	2, 11											
	2. 1	1.2	动态	转换					 	 	 	43

-	33.	vi
ndake	200000	- At

CAST AND CORPORATE SECTIONS AND CONTRACT CONTRAC	2000
2.11.3 流操作符	43
2.12 枚举类型	43
2.12.1 定义枚举值	44
2.12.2 枚举类型的子程序	46
2.12.3 枚举类型的转换	
2.13 常量	
2. 日 字符串	
2.15 表达式的位宽	
2,16 结束语	50
第3章 过程语句和子程序	
35 THE RESERVE OF THE STREET	
3.1 过程语句	
3.2 仕方、函数以及 void 函数	
3.3 任券和函数概述  3.3.1 在子程序中去掉 begin, , , end	
3.3.1 在于程序中去掉 begin, , end	
3.4 于程序参数 3.4.1 C语言风格的子程序参数	
3.4.1 C语言风格的子程序参数	
3.4.2 参数的方向 3.4.3 高级的参数类型	
3.4.4 参数的缺省值	
3.4.5 采用名字进行参数传递	
3.4.6 常見的代码错误 3.5 子程序的返回	
3.5.1 返回(return)语句	
3.5.2 从函数中返回一个敷组	
3.6 局部数据存储	
3.6.1 自动存储	
3.6.2 变量的初始化	
3.7 时间位	
3.7.2 时间参数	
3.7.3 时间和变量	
3.7.4 Stime 与 Srealtime 的对比	
3.8 结束语	
第 4 章 连接设计和测试平台	6
4.1 将测试平台和设计分开	6
4.1.1 测试平台和 DUT 之间的通信	
4.1.2 与端口的通信	
4.2 接 口	68

4, 2, 1	使用接口来简化连接 ······	68
4.2.2	连接接口和墙口	70
4.2.3	使用 modport 将接口中的信号分组 ······	70
4.2.4	在总线设计中使用 modport ······	71
4, 2, 5	创建接口监视模块	71
4, 2, 6	接口的优缺点	
4.2.7	更多例子和信息	73
4.3 激励	时序	73
4, 3, 1	使用时钟块控制同步信号的时序	73
4.3.2	接口中的 logic 和 wire 对比	
4.3.3	Verilog 的对序问题······	
4.3.4	测试平台-设计间的竞争状态	
4.4.4	程序块(Program Block)和时序区域(Timing Region) ···············	76
	仿真的结束	
	指定设计和测试平台之间的延时	
	的驱动和果样	
4, 4, 1	接口同步	
4.4.2	接口信号采样	
4.4.3	接口信号驱动	
	通过时钟块驱动接口信号 ······	
	接口中的双向信号	
	为什么在程序(program)中不允许使用 always 块 ···································	
	时钟发生器	
	些模块都连接起来	
	端口列表中的接口必须连接	
	作用城	
	模块交互	
	mVerilog 断言 ······	
	立即新言(Immediate Assertion)	
4.8.2	定制新官行为	
4. 8. 3	并发新官	
4.8.4	断言的进一步探讨	
	口的 ATM 路由器	
4.9.1	使用端口的 ATM 路由器	
4.9.2	使用端口的 ATM 顶层间单 ······	
4.9.3	使用接口筒化连接 ······	
4.9.4	ATM 接口	
4.9.5	使用接口的 ATM 路由器模型 ······	
4.9.6	使用接口的 ATM 顶层网单 ······	95

DESCRIPTION OF THE PROPERTY OF	
4.9.7 使用接口的 ATM 测试平台	96
4.10 ref 端口的方向	
4.11 仿真的结束	
4, 12 LC3 取指模块的定向测试(directed test) ······	
4.13 绪 论	102
第5章 面向对象编程基础	
5.1 概 迷	
5.2 考虑名词,而非动词	
5.3 编写第一个类(Class) ···································	
5.4 在哪里定义类	
5.5 OOP 术语·····	
5.6 创建新对象	
5.6.1 没有消息就是好消息	
5.6.2 定制构造函数(Constructor)	
5.6.3 将声明和创建分开	
5, 6.4 new()和 new[]的区别 ······	
5.6.5 为对象创建一个句柄	
5.7 对象的解除分配(deallocation)	
5.8 使用对象	
5.9 静态变量和全局变量	
5.9.1 简单的静态变量	
5.9.2 通过类名访问静态变量	
5.9.3 静态变量的初始化	
5.9.4 静态方法	
5.10 类的方法	
5.11 在类之外定义方法	
5.12 作用城規則	
5.12.1 this 是什么 ······	
5.13 在一个类内使用另一个类	
5.13.1 我的类该做成多大	
5.13.2 编译顺序的问题	
5.14 理解动态对象	
5.14.1 将对象传递给方法	
5.14.2 在任务中修改句柄	
5.14.3 在程序中修改对象	
5.14.4 句柄数组	
5.15 对象的复制	
5.15.1 使用 new 操作符复制一个对象 ····································	
5.15.2 编写自己的简单复制函数	126

XIV B #	700
5, 15, 3 编写自己的深层复制函数	
5.15.4 使用流操作符从数组到打包对象,或者从打包对象到数组	
5.16 公有和私有	
5,17 题外话	
5.18 建立一个衡试平台	
5.19 结 论	
(	
第6章 随机化	
6.1 介 绍	
6.2 什么需要随机化	
6.2.1 器件配置	
6.2.2 环境配置	
6.2.3 原始输入数据	
6.2.4 封装后的输入数据	
6.2.5 协议异常、错误(error)和造规(violation)	
6.2.6 延 时	
6.3 SystemVerilog 中的随机化·····	
6.3.1 替有随机变量的简单类	
6.3.2 检查随机化(randomize)的结果 ······	
6.3.3 约束求解	
6.3.4 什么可以被随机化	
6.4 约 東	
6.4.1 什么是约束	
6.4.2 简单表达式	
6.4.3 等效表达式	
6.4.4 权重分布	
6, 4, 5 集合(set)成员和 inside 运算符 ······	
6.4.6 在集合里使用数组	
6.4.7 条件约束	
6.4.8 双向约束	
6.4.9 使用合适的数学运算来提高效率	
6.5 解的概率	
6.5,1 没有约束的类	
6.5.2 关系操作	
6.5.3 关系操作和双向约束	
6.5.4 使用 solve before 约束引导概率分布 ····································	
6.6 控制多个约束块	
6.7 有效性约束	
6.8 内嵌约束	15

6.9 prc_randomize 和 post_randomize 函数 ·····	
6.9.1 构造浴缸型分布	
6.9.2 关于 void 函数 ······	
6.10 随机数函数	
6.11 约束的技巧和技术	
6.11.1 使用变量的约束	
6.11.2 使用非随机值	
6.11.3 用约束检查值的有效性	
6.11.4 随机化个别变量	. 156
6.11.5 打开或关闭约束	
6.11.6 在测试过程中使用内嵌约束	
6.11.7 在测试过程中使用外部约束	- 158
6.11.8 扩展类	. 159
6.12 随机化的常见错误	. 159
6.12.1 小心使用有符号变量	159
6.12.2 提高求解器性能的技巧	- 160
6.13 迭代和數组约束	- 160
6.13.1 数组的大小	160
6.13.2 元素的和	. 161
6.13.3 数组约束的问题	162
6.13.4 约束数组和队列的每一个元素	164
6.13.5 产生具有唯一元素值的数组	165
6.13.6 随机化句柄敷组	168
6.14 产生原子激励和场景	168
6.14.1 和历史相关的原子发生器	169
6.14.2 随机序列	169
6.14.3 随机对象数组	170
6.14.4 组合序列	170
6.15 随机控制	170
6.15.1 用 randcase 建立决策树 ······	171
6.16 随机数发生器	172
6.16.1 伪随机数发生器	172
6.16.2 随机稳定性——多个随机发生器	173
6.16.3 随机稳定性和层次化种子	174
6.17 随机器件配置	175
6.18 结 论	178
7章 线程以及线程间的通信	
7 1 经制分价用	179
7.1 线程的使用	180

7.8 结束语 214 第 8 章 面向对象编程的高级技巧指南 215 8.1 维汞间介 215 8.1.1 季本美書 216

	8.1.2	Transaction 类的扩展 ······	217
		更多的 OOP 术语	
		扩展类的构造函数	
		驱动类	
		简单的发生器类	
		(Blueprint)模式 ······	
		environment #	
		一个简单的测试平台	
		使用扩展的 Transaction 类 ······	
		使用扩展类改变随机约束	
		向下转换(downcasting)和虚方法 ······	
	8.3.1	使用 Scast 作类型向下转换	
	8.3.2	虚方法	
	8.3.3	签 名	
		、继承和其他替代的方法	
		在合成和继承之间取合	
		合成的问题	
	8.4.3	维承的问题	
	8. 4. 4	现实世界中的其他方法	
		的复制	
	8.5.1	copy_data 方法 ······	
	8.5.2	指定复制的目标	
		类和纯虚方法	
		调	
		创建一个回调任务	
		使用回调来注入干扰	
		记分板简介	
		与使用凹调的记分板进行连接	
		使用回调来调试事务处理器	
		化的类	
		一个简单的堆栈(stack)	
		关于参数化类的建议	
	8.9 结	论	245
<b>#9</b>	an Thek N	■盖峯	246
A1		本的类型·······	
		平町天湖 代码 <b>再</b> 基本	
		功能覆差率	
		超到率	
	5. 1. 3	44 A7 T	201

9.1.4	新古覆盖率	
9.2 功能	夏盖策略	
9. 2. 1	收集信息而非数据	
9. 2. 2	只测量你将会使用到的内容	
9.2.3	测量的完备性	
	夏盖率的简单例子	
9.4 覆盖	且详解	
9.4.1	在类里定义覆盖组	
9.5 覆盖	目的触发	
9.5.1	使用回调函数进行采样	
9.5.2	使用事件触发的覆盖组	
9.5.3	使用 SystemVerilog 断官进行触发 ······	
9.6 数据	<b>長样</b>	
9.6.1	个体仓和总体覆盖率	
9.6.2	自动创建仓	
9.6.3	限制自动创建仓的数目	
9.6.4	对表达式进行采样	
9.6.5	使用用户自定义的仓发现漏洞	
9.6.6	命名覆盖点的仓	
9.6.7	条件覆盖率	
9. 6. 8	为枚举类型创建仓	
9.6.9	翻转覆盖率	
9. 6. 10	在状态和翻转中使用通配符	
9. 6. 11	忽略數值	
9. 6. 12	不合法的仓	
9. 6. 13	状态机的覆盖率	
	夏盖率	
9. 7. 1	基本的交叉覆盖率的例子	
9. 7. 2	对交叉覆盖仓进行标号 排除掉部分交叉覆盖仓	
9. 7. 3		
9. 7. 4	从总体覆盖率的度量中排除掉部分覆盖点	
9.7.5		
9.7.6	交叉覆盖的替代方式 內覆套组	
	D模倣组 通过数值传递覆盖组参数	
9. 8. 1	通过数值传递模查组参数	
	現項引用性遊機查班参数	
9, 9, 1	单个实例的覆盖率	
9. 9. 1	手个头肉的模盘率	
3. 3. 2	使多年收益计	4/0

а		

9.9.3 用差別位 9.9.5 用差単日本 9.10 覆蓋率数据的分析 9.11 在的原过程中型行程直率统计 9.12 前联始 第 10 章 高级接口 10.1 ATM 场由器的虚接口 10.1.1 八分本物理樣中的测试中仓 10.1.2 使用直接中间或状于句 10.1.3 特別以十合生性到用中订表中喷غ口 10.1.4 使用五张中间或状于的 10.2 连接到多个不同的设计程度 10.2 对重度口使用以pedd 10.2.2 对重度口使用以pedd 10.2.3 使用可从的设计程度 10.2.3 使用可从的设计程度 10.3.3 接口体的过程代明 10.3.3 接口体的过程代明 10.3.3 接口体的过程代明 10.3.3 接口体的过程代明 11.3 接近中的过程代明 11.1 设计承元 11.2 测试子的根块 11.3 被成型的	276	
9.10 @ 理单数据的分析 9.11 在切成过程中设有覆盖率统计 9.12 结束语 10 章 高级接口 10.1 ATM 指指筋的建设门 10.1.1 人名希斯维德·约斯坦卡台 10.1.2 使用度接口的测试平台 10.1.2 使用度接口的测试平台 10.1.3 特别义于合适的对于 10.1.2 使用度接口的测试平台 10.1.4 使用XMR(持模块引用)建接口和高式电序 10.2 连锁那多个不时的设计管理 10.2.1 对库板的设计管理 10.2.2 对度推印使用以predef 10.2.2 对度域的使用 10.3.3 接口师的过程代码 10.3.3 接口师的过程代码 10.3.3 接口师的过程代码 10.3.3 接口师的过程代码 10.3.3 接口师的过程代码 11.1 过程中 11.1 设计单元 11.2 测试平台的模块 11.3 物皮侧试 11.3.1 第一个测试——只有一个信元的测试 11.3.1 第一个测试——只有一个信元的测试 11.3.1 第一个测试——只有一个信元的测试 11.3.1 第一个测试————————————————————————————————————		
9.11 在你放过程中进行覆盖单核计 9.12 结束语 第 10 章 高級接口 10.1 ATM 路由器的虚接口 10.1.1 只多年每周集口的测试平台 10.1.2 使用直接口则测试平台 10.1.3 再测试平台连接到用口具条中喷量口 10.1.3 再测试平台连接到用口具条中喷量口 10.2.2 连接到多个不同的设计程度 10.2.2 对虚性 0 使用 1 则各 Mesh 2 处 计		
9.12 結束語 第10章 高級接口  10.1 ATT 場内書的由建设1  10.1.1 只名本物理樣中的測试平台  10.1.2 使用基礎中的報试平台  10.1.3 非異式平台建設利率可利表中的建立  10.1.4 使用医粉化的模型计图数  10.2.1 阿格尔格由沙设计图数  10.2.2 可度性的分别的设计图数  10.2.2 可度性的分别的设计图数  10.2.3 使用量中价速量接口模型  10.3.3 使用电价速度模型  10.3.1 并行设接中  10.3.3 接口传送建设用  10.3.3 接口传送电话用  10.3.3 接口传送电话用  11.1 设计形式  11.1 设计形式  11.1 设计形式  11.2 数据人各的模块  11.3 排金的线。  11.3 排金的线。  11.3 排金的线。  11.3 排金的线。  11.3 排金的线。  11.1 情 计形式	277	9.10 覆盖率数据的分析
第 10 章 高級接口  10.1 ATM 路由器的連接口  10.1.1 只多年務單級口的測试平台  10.1.2 使用量板口的测试平台  10.1.3 特別域平台建筑列閘口装中喷影口  10.1.4 使用 XMRC模型 外引 河连接壁口 布架线框序  10.2 连接到多个不同的设计程度  10.2.1 用条 Mesh 沙吐 计算  10.2.2 对建即 0 使用 V Pred 通过 中央 10.2.2 对 是 10 使用 W Pred 通过 中央 10.2.2 对 是 10.2.1 用条 Mesh 沙吐 有利 10.3 接口中的过程代码  10.3 接口中的过程代码  10.3 接口中的过程代码  10.3 接口中的过程代码  10.3 接口中的过程代码  10.3 接口中的过程代码  11.3 提下 完整的 System Verilog 测试平台  11.1 设计承元  11.2 测试平台的模块  11.3 橡皮的板  11.1 化 用 2 模型		
10.1 ATM 路由醫的連接口 10.1.2 只有希腊蛋白的测试平台 10.1.3 只有有糖蛋白的测试平台 10.1.3 特別域平台建設到南口景中旁接口 10.1.3 特別域平台建設到南口景中旁接口 10.2 連接到多个不同的设计配度 10.2.1 用各价检查过程等 10.2.2 对建即 0 使用 10.2.2 对重即 0 使用 10.2.3 使用 10.2.2 对重即 0 使用 10.3 被口中的过程代码 10.3 接口中的过程代码 10.3 接口中的过程代码 10.3 接口中的过程代码 10.3 接口中的过程代码 11.3 接口使用 10.3 接口中的过程代码 11.3 接口中的过程代码 11.4 结 论 第 11章 完整的 System Verilog 测试平台 11.1 设计承元 11.2 测试平台的模块 11.3 橡皮剪版 11.3 橡皮剪版 11.3 橡皮剪版 11.3 橡皮剪版 11.3 橡皮剪版 11.3 橡皮剪版 11.4 结 论	279	9.12 结束语
10.1.1 只名布爾坦線 印朗湖北市 10.1.2 使用重整中的湖北市 10.1.3 件页状平台线技术中门线中的建工 10.1.4 供应 2.4 性质形型 印度 2.5 性质形型 10.2.1 阿格尔格兰设计整理 10.2.2 可能 2.5 性质形型 10.2.2 可能 2.5 性质形型 10.2.2 可能 2.5 性质形型 10.2.3 使用面 10.2 被用面 10.2 被用面 10.2 被用面 10.2 被用面 10.3 性质的 10.3 计 并行款以接口 10.3.1 并行款以接口 10.3.3 接口係的 10.3 接口 10.3 接口 10.3 接口 10.3 接口 11.3 接近		
10.1.2 使用重接中的模式平台 10.1.3 乘离试平台连接对端口对表中的建口 10.1.4 使用XMK(转模录引用)连接整口布裹试程序 10.2 连接到多个不同的设计配置 10.2.1 对连接口使用以predd 10.2.3 对压电分量接出工费 10.2.2 对连接口使用以predd 10.3.3 提口的过程代码 10.3.3 提口的过程代码 10.3.3 接口的过程代码 10.3.3 接口的对数化码 10.3.3 接口的对数化码 11.3.3 接口板的或规性 11.1 设计乘元 11.2 测试平台的模块 11.3 橡皮侧试 11.3 橡皮侧试 11.3 擦皮侧试 11.3 擦皮骨的	281	10.1 ATM 路由器的建接口
10.1.3 将其长平台连接到場口月表中的第三 10.1.4 使用XMR(特度缺判用)连接物口再模式程序 10.2.1 阿格尔伯格的设计程度 10.2.1 阿格尔伯格的设计程度 10.2.3 使用电口传道建设互馈 10.3.3 使用电口传道建设工绩 10.3.3 使用电子传道建设工绩 10.3.1 并行设接口 10.3.3 接口保的效理 10.3.3 接口保的或程性 11.3 接近保的 第 11章 完整的 \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$ \$\$		
10.1.4 使用 XMK(好報 共引用) 法撤售口布廣式程序 10.2.1 阿格(Meh) 设计模型 10.2.1 阿格(Meh) 设计模型 10.2.2 对度性 印度用 10.2.3 使用 20.2 经 10.2 经 10.3 接口中的过程代码 10.3.3 接口中的过程代码 10.3.3 接口代码的局理性 10.4 结 论 第 12章 完整的 System Verilog 测试平台 11.1 设计单元 11.2 测试平台的模块 11.3 体 观测试 11.3 情 观测试 11.3 情 观测试 11.3 情 说到话		
10.2 连接到多个不同的设计配度 10.2.1 用条化检由分歧计查例 10.2.2 对连接口使用10pedd 10.2.3 使汽车口传递差接口费用10pedd 10.3.1 并行协议接口 10.3.2 非行协议接口 10.3.3 接口传动应提代例 10.3.3 接口传动应是代验 第11章 完整的 SystemVerlog 测试平台 11.1 设计单元 11.2 测试子任的模块 11.3 排放测试 11.3.1 第一个测试——只有一个但无向测试—— 11.4 估 论 第12 章 SystemVerlog 5 C语言的接口 12.1 传递原和收敛值 12.1 传递原和收数值	287	10.1.3 将测试平台连接到端口列表中的接口
10.2.1 网络化酚的设计者例 10.2.2 对直接电景可识如值 10.2.3 美用海口传通数接口数组 10.3 接口师的过程代例 10.3.1 并行的线程 □ 10.3.2 非行的线理 □ 10.3.3 排口师的通照性 10.4 結 纶 第 11章 完整的 SystemVerlog 测试平台 11.1 设计承元 11.2 测试平台的模块 11.3 核 必测试 11.3 第一个测试 ─ 只有一个信元的模式 11.3 2 蒸烧条件总元 11.4 结 论 第 12章 SystemVerlog 5 C 语言的接口 12.1 传通局师的数值 12.1 传通局师的数值	288	10.1.4 使用 XMR(時模块引用)连接接口和测试程序 ····································
10.2.2 对虚积电次用 typedef 10.2.3 使用电力性速度性电缆组 10.3 排行的过程代验 10.3.1 并行的设置中 10.3.3 接口作场设置中 10.3.3 接口作场设置中 10.3.3 接口作场设置中 11.4 结 论 第 11章 完整的 SystemVerlog 测试平台 11.1 设计标志 11.2 测试平台的模块 11.3 橡皮测试 11.3 橡皮测试 11.3 橡皮测试 11.3 橡皮测试 11.4 结 论 第 12章 SystemVerlog 与C语言的接口 12.1 传递原种家数值 12.1 传递原种家数值		
10.2.3 使用量电传通量电负量		
10.3 接口中的过程代明 10.3.1 并有协议接口 10.3.2 非有情议接口 10.3.3 接口代明的原则性 10.4 前 论 第 11章 完整的 SystemVerlog 测试平台 11.1 设计单元 11.2 测试平台的模块 11.3 橡皮测试 11.3 橡皮测试 11.3 橡皮测试 11.3 橡皮测试 11.3 橡皮测试 11.1 指 一人用一个信光的测试 11.1 估 论 第 12章 SystemVerlog 与 C 语言的接口 12.1 传递顺序的数值		
10.3.1 并行物设装口 10.3.2 新行物设装口 10.3.3 指行的设装口 10.4 结 论  第11章 完整的 SystemVerilog 测试平台 11.1 设计单元 11.2 测试平台的模块 11.3 机 第一个测试————————————————————————————————————		
10.3.2 单行执法是口 10.3.3 接口代码的局理性 10.4 桁 砼 完整的 System Verlog 测试平台 11.1 设计承元 11.2 测试平台的模块 11.3 排放平台的模块 11.3.1 第一个测试——只有一个信元的测试—— 11.3.2 测纸条件位元 11.4 核 论 第 12 章 System Verlog 与 C 语言的接口—— 12.1 传递即称数值 12.1 传递即称的数值		
10.3.3 接口保机构用性 10.4 前 能 第 11 章 完整的 SystemVerlog 测试平台 11.1 设计用元 11.2 则以不合的模块 11.3 橡皮测试 — 只有一个但元的测试 11.3.1 第一个测试 — 只有一个但元的测试 11.3.2 燃机条件位元 11.4 前 论 第 12 章 SystemVerlog 与 C 语言的接口 12.1 传递即称数值 12.1 传递即称的数值		
### 11 章 完整的 SystemVerliog 測试平台   11.1 读 比率元     11.2 測试平台的模块     11.3 被 数割域     11.3.1 第一个副式 — 只有一个显元的模式     11.3.2 並低差非自元     11.4 情 论     ### 22 章 SystemVerliog 与 C 语言的接口     12.1 传递原序的数值     12.1 传递原序的数值     12.1 传递原序系表表差		
第 11 章 完整的 SystemVerlog 测试平台  11.1 设计单元  11.2 物质子白的模块  11.3 排放测试  11.3.1 第一个测试——只有一个但元的测试  11.3.2 就成.身单元  11.4 结 论  第 12 章 SystemVerlog 与 C 语言的接口  12.1 传递简单的数值  12.1 传递简单的数值		
11.1 设计单元 11.2 则试平白的模块 11.3 情观则成 11.3 1 第一个则试——只有一个信元的测试 11.3.1 第一个则试——只有一个信元的测试 11.4 结 论 第 12 章 SystemVerilog 与 C 语言的接口 12.1 传递简单的数值 12.1 传递简单的数值	298	10.4 结 论
11.2 测试平台的模块 11.3 橡皮测试 11.3.1 第一个周试——只有一个信元的测试————————————————————————————————————		
11.3 作改测试 11.3.1 第一个测试——只有一个信元的测试… 11.3.2 整机系序信元 11.4 结 论 第 12 章 SystemVerilog 与 C 语言的接口 12.1 传递即年的数值 12.1.1 传递数件发表表差		
11.3.1 第一个阅读 — 只有一个信元的阅读 — 11.3.2 整纸条件信元		
11.3.2 並長季年信元 11.4 結 论 第 <b>12 章 SystemVerlog</b> 与 C 语言的接口 12.1 传递简单的数值 12.1.1 使递聚数率乘表型		
11.4 結 论 第 <b>12 章 SystemVerilog</b> 与 C 语言的接口 12.1 传递简单的数值 12.1.1 传递数单本类类型		
第 12 章 System Verilog 与 C 语言的接口		
12.1 传递简单的数值		
12.1 传递简单的数值	329	第 12 章 SystemVerilog 与 C 语言的接口
	329	12.1 传递简单的数值
	329	12.1.1 传递整数和实数类型
12.1.2 导入(import)声明	330	12.1.2 导入(import)声明
12.1.3 参数方向	331	12.1.3 参数方向
12.1.4 参数类型		
12.1.5 导入数学库函数	332	12.1.5 导入数学库函数
12.2 连接简单的 C 子程序	333	12.2 连接简单的 C 子程序
10.0.1 (6) 20 4 5 5 2 6 1 4 2	333	12.2.1 使用静态变量的计数器
12、2、1 使用耐冷文量可引载器		

#### XX B

8	录	201000		DISSIS
	1	2, 2, 2	chandle 煮捂类型 ······	334
		2, 2, 3	值的压缩(packed)	336
	1	2. 2. 4	四状态数值	337
	1	2. 2. 5		339
	12. 3	湖用	C++程序	339
		2. 3. 1		339
	1	2.3.2		
		2.3.3		341
	12.4	共享	简单数组	
	1	2.4.1	一维数组——双状态	344
			一维数组——四块杏	
			数组(open array) ······	
		12. 5. 1	基本的开放数组	
		12.5.2		
		12. 5. 3		
		12.5.4		
	12. 6	共享	复合类型	
		12.6.1	在 SystemVerilog 和 C 之间传递结构 ······	350
			在 SystemVerilog 和 C 之间传递字符串 ·······	
			人方法和关联导人方法	
	12.	8 在 C	中与 SystemVerilog 通信	
		12. 8. 1	一个简单的导出方法	
		12.8.2	満用 SystemVerilog 函数的 C 函数 ······	
		12.8.3		
		12. 8. 4		
		12.8.5		
		12.8.6		
	12.	9 与其	他语言交互	
	12.	10 结	k	364



# \_\_<sub>\_。第</sub> 1 <sub>章</sub> 验证导论

"在些人相信,我们每乏能够描述这个完善世界的编程语言……"

----《里安帝国》,1999

设想一下,你被委任去为别人律一幢房子。你该从哪里开始呢? 是不是一开始就考 虚如何选择门窗,涂料和他鞋的颜色,或老浴窗的用料? 当然不易! 首先你必须考虑房子 的主人将如何使用房子内部的空间,这样才能确定应该建造什么类型的房子。你应该考 做的问题县他们县喜欢享任并日需要一个高端的厨房,还县喜欢在家里边看电影边吃外 业比赛?他们基需要一间共用或者额外的卧室,还是受预算所需要或事情料一此?

在开始学习有美 SystemVerilog 语言的细节之前,你需要理解如何割订计划来验证你 的设计,以及这个验证计划对测试平台结构的影响。如同所有房子都有厨房、卧室和浴室 一样,所有测试平台也都需要共享一些用于产生激励和检验激励响应的结构。本章将就 测过平台的构建和设计绘出一些引导性的建设和编码风格方面的参考, 以满见个性化的 需要。这些技术使用了 Bergeron 等人 2006 年所著(SystemVerilog 验证方法学)①书中的 一些概念,但不包括基本举.

作为一个验证工程师,你能学到的最重要的原则是"程序漏洞利大于弊"。不要因为 害着而不敢去找下一个漏洞,每次找到漏洞都应该果断报警并记录下来。整个项目的脸 证团队假定设计中存在漏洞,所以在流片之前每发现一个漏洞就意味着最终到客户手里 少一个漏洞。你应该尽可能细致深入地去检验设计,并提取出所有可能的漏洞,尽管这些 漏洞可能得容易修复。不要让设计者拿走了所有的荣誉——没有你的耐心细致。 花样麵 新的验证,设计有可能无法正常工作!

本书假定你已经熟悉 Verilog 语言并日希望学习 System Verilog 硬件验证语言(Hardware Verification Language, HVL)。与硬件描述语言(HDL)相比, HVL 具有一些典型的 性质:

- (1) 受约束的随机衡励生成。
- (2) 功能覆盖率。

① (SystemVerilog 验证方法学)英文书名为 Verification Methodology Manual for SystemVerilog(VMM)。 中译版由夏宇闻先生等人翻译、北京航空航天大学出版社 2007 年出版。 --- 译者注

- (3) 更高层次的结构,尤其是面向对象的编程。
- (4) 多线程及线程间的通信。
- (5) 支持 HDL 数据类型,例如 Verilog 的四状态数值。
- (6) 集成了事件伤真器,便于对设计施加控制。

还有其他很多有用的特性,但上述特性允许你创建高度抽象的测试平台,其抽象层次 比使用 HDL 或计算机编程语言如 C 所能达到的还要高。

#### 1.1 验证流程

表证的目的是什么?加紧尼及为了"寻找编辑"。那也只答对了一部分,操作设计的 目的在于创建一个基于设计规范并能完成特定任务的设备。例如 DVD 播放器。操由套或 者市运信分规程器。作为一个保证工程则。他的目的是确保该设备能够成功地完成预定 的任务——截接是以该设计是对规范的一种精确表达。设备在超出预定目标之外的行 分体可以不用处之。结婚依需要加进的产格型。

樂証的複型并行于设计成程。对于每个设计模块。设计者需要首先阅读硬件规范。解 析其中的自然语言表述。然后使用 RTL 代码之类的机器语言创度和应的逻辑。为了完成 企个型码。设计者要如理编令 格惠、华幽高就以及编档元、解析过程中总是全值概 的地方。原因可能是规范文档本身的表述不谓楚。遗漏了如节或者前后不一致。作为一个 验证工程师 係也必須阅读使件规范并和定验证计划。然后按照计划、创建测试来检查 RTL 代码基子编码单定可存储的数字

如果有多人按照同一規范进行解读,那么设计流程可能会出现冗余。作为验证工程 师,你的工作是阅读同样的硬件规范并对其含义做出独立的判断,然后利用测试来检查对 应的 RTL 代码是否与你的解读相一致。

# 1.1.1 不同层次上的测试

设计中企需截需整类型的编制网。最容易被调的差在代码状化lock)及於上代码 抗由各个设计者保険(motolo)内包度。 人以是差产通处对了一个全动监查,是否 每个总线率多都得以成功完成;是否所有的数据包都经过了同样交换机,为了我由这些 编制因主编写定问阅以是一件十分票项的事情。原因是这些编制都被包含在设计的代码 块里。

除了代码球以外。代码块的资源也是一个寻找關何的地方。有意思的问题往往出现 在多个设计者对同一规范产生不同解读的情况下。对于一个给定的协议。什么信号发生 了变化;在什么时候变化;第一个设计者按照信己对规范的资料建立了一个总线要的 第一第二个设计者也按照信己的预修建立了一个接收第一位两条对规范的解解有不同。 标的工作就是投资用者在使标准第二个分级的地方或许可以看物的成果一致。

为了仍在一个代码块,你需要创建例以集業模拟周围代码块产生搬勤,这是一件困难 需要的参考, 好处处据层次的的真正行起来全位快, 但是,将可能会在设计 相似任于 专门时时找到编辑,另为有方了强度经常的微小代码之程长,当你外海或房有的 代码块好,它们也会相互搬动,这样你的负担联合少一地。多个代码块同时仿真可能会发 规定的编纂,但是还行业长也会举 在传测设计的最高层次上,整个系统都被测试,但是仿真过程会简单很多,你的测试 应该尽可能比所有的代购块并发活动,所有的输入输出端口都被撤活,处理都正在处理 数据,而高速便存也正在载人数据。有了这些行为以后,数据分配和时序上的翻到背定会 出现。

在这个层水上、纸做够运行型加精端的测试。可以让特别投计并发展计多种特殊以 解析原用物多价料。 如果一个的则 植故器正在最级 东京时,用户会员 下截断台东公安生作之。在下电的过程中,用户在最级的上程,是实现了全安作为:现代 你知道,一个实际的设备在被使用时,在他用户会上做这些事情,那为什么不在设备转走 之初去倒用种合式供了。这种规证可以出售于使用用产品和企业发生建筑的产品区分

开来。 一旦验证了特别设计能够执行所有照期的功能以后,你还需要看一下当出现特误时 待测设计会怎样操作。设计告告能应对只进行了一千的事务,已经受损的数据或控制字 程:仅定式列率训房有可能的问题按照指述,更不用设支用新设计会如何从这些错误 中核复了,然识控制上和金融等处证的最后核能性的最外。

随着设计抽象层次的提高,验证的挑战性也会加大。你可以对单个信元正确通过 ATM路由器于以确认,但如果是一系列有着不同优先权的数据流观? 在最高的抽象层次 上,下一一操作应该选择解个信元并不是显而感见的。你可能不得不被计成下上万的信

元,以便确定这种集总的操作是否正确。 最后一点。你永远也无法证明没有任何漏洞留下,所以需要不停地尝试新的验证 每xx.

# 1.1.2 验证计划

验证计划是和硬件规范紧密联系在一起的,它描述了需要验证什么样的特性,以及采 用哪些技术。这些步骤可能包含有定向或随机的测试、断言, 软硬件协同验证、硬件的真、 形式验证,以及对验证 IP 的使用等等。有关验证更全面的讨论,可参见 Bergeron (2006)。

# 1.2 验证方法学

本书引用了(SystemVerliog 验证方法学)(VMM)一书中的很多概念。它们都属于 Qualis 设计公司的 Janick Bergeron 等人发展出来的方法字。他们从是界的实现出发,相 用半窗停用目验管 新设义这些大场和能念。VMM 可以及的权未被助现用于 (DenvVern 语言的。2005 年才被扩展用于 SystemVerliog。 VMM 以及它的请身(Vern 参考验证手册) (the Exference Verification Methodology for Vern)被废功应用于验证包括从网络设备 级处理的的"这种特性"上、各样同用"都多期间的操作

本书可作为 System Verilog 语言的使用导引。它描述了语言中的很多结构,并且在最优的个性化选择方面提供了很多建议。 如果你是验证方面的新手。在面向对象编程方面 设什么经验。或者对受约束的配则就不了解。那么本书可以为你提供证确的导引。一旦 熟悉了这些内容,你就会发现是一步理解 VMM 是一件服务基份事情。

既然这样。为什么本书不直接讲解 VMM 的内容呢? 和任何一种高级工具一样。 VMM 而向的是有经验的用户,它在处理复杂问题方面十分出色。如果你正在负责验证一 个 1 化门规模的设计, 里面含有很多通信协议, 复杂的错误处理机制和 IP 床, 那么 VMM 基正确跨基择。但是 如果你正测对的是一些较小的模块, 只带有承一协议, 那你可能不 需要如此想大的方法学。记住你的代码块只是更大系统里面的一部分, VMM 兼容的代码 对于当确和以后的项目都基ə可用的, 还要记住每连的代价会会组结练当前的项目。

VMM 有一套针对数据和环境的基本类。有用于日志文件管理和线程间通信的机制。 还有其他很多内容。本书是有关 SystemVerilog 的介绍性读物。会讲解这些类和机制中包含的技术和诀窍。提升你对这些结构的到察力。

# 1.3 基本测试平台的功能

测试平台的用途在于确定符测设计的正确性。包含下列步骤:

- (1)产生激励。 (2) 把激励施加到 DUT 上。
- (3) 補提响应。
- (4) 检验正确性。
- (5) 对照整个验证目标测算进展情况。

有些步骤是测试平台自动完成的,有些则需要手工操作。而你选择的方法学则决定 了上述步骤如何展开。

#### 1.4 定向测试

当需要被证一个设计的证单的时,传统的微址可能是使用设向测试。使用设有测试。 营需要要该硬件规定。然后写下验证计划。计划上列名各种测试。每个测试针对一系列 相关的特性。按照这个计划。接着每写出价对待测过计具体特性的激励向量。然后使用这 些向量对待测设计进行的点。仿真结束后,于工查看一下结果文件和故形。确保设计的行 为与期间的一致。一旦测试结果正确。你被可以在验证计划中把它勾掉。然后开始下一个 测试。

这种潮进的方法比较容易取得稳步的进腰,因而很受那些喜欢看到项目持续向前推 进管理和的实理。由于创建每个微缺向量时并不需要什么基础设施,所以定均衡试的结 果也会侵快得到。只要给予足够的时间和人力,定向测试对于大部分设计验证来讲都是 可以推任的。

图 1.1 显示了定向测试如何逐步覆盖验证计划中的每个特性。每个测试都是瞒准了 一个特别的设计元素集合。如果有足够的时间,铁可以写出实现整个验证计划 100% 覆盖 鉴析需要形态 全面测试



图 1.1 定向测试在时间上的进展

如果没有足够的时间和资源来完成定向 测试该怎么办?如同你所看到的,当你在时间 输上往前推进时,覆盖率可能维持不变。如果 设计复杂度麵倍,那么测试就需要增加一倍的 时间或者人力,而这种情况是你所不愿意看到

的。因此为了达到100%的覆盖率目标,需要

一种可以更快找出漏洞的方法。

图 1.2 所示为整个设计空间和各种特性被定向测试案例覆盖的情形。在设计空间里 · 有很多转性, 其中有此存在醫理。 你需要编写各种测试去要善所有的特性并找出漏洞。




图 1.2 定向测试的覆盖率

# 本书使用如下原则,

1.5

- 方法学基础
- (1) 受约束的随机激励。
- (2) 功能覆盖率。
- (3) 使用事务处理器的分层测试平台。 (4) 对所有测试通用的测试平台。
- (5) 独立王测试平台之外的个性化测试代码。

这些原则是相关联的。随机激励对于测试复杂设计十分关键。定向测试可以找出设 计中预期的漏洞,而随机测试则能够找出预彩不到的漏洞。当使用随机激励时,需要用功 能覆盖率来评估验证的进展情况。一旦开始使用自动生成的激励,就需要一种能够自动 预测结果的方式——通常是记分板或者参考模型。建立包括自预测在内的测试平台基础 设施,是一件工作量很大的事情。一个分层的测试平台能够把问题分解为容易处理的小 块,这样有助于控制复杂度。事务处理器能够为构建这些小块提供有用的模式。在活当 的提划下,你可以建立一个测试平台所需的基础设施,它们能在所有测试中通用并且不需 要经常性的修改。你只需要在某些地方放置"钩子",以便测试能够在这些地方执行调整 激励或注入错误这样的特定操作。相反,针对单一测试的个性化代码必须与测试平台分 开,这样可以避免增加基础设施的复杂度。

建立这种风格的测试平台所需的时间要比传统的定向测试平台多得多——尤其县自 检的部分。其结果县。可能需要得长的准备时间才能进行第一次可运行的测试。这会绘 项目管理者带来阵痛,所以需要在测试时间表上把这部分考虑进去。从图 1.3 中可以看 到,第一个随机测试运行前有比较长的初始延迟。




图 1.3 受约束的随机测试与定向测试随时间的进度比较

随机测试的前期准备工作看起来似乎令人沮丧。但起其同报却很高。每个随机测试都可以共变法个通用的附近平台。而不像每个定向测试都要从多开始编写。每个时随机测试都 企包含一部分代码。用于把微跳的束到特定的方向上并触发任何期望的异常。比如创建一个 协议进例,其结果是一受均束的随机测迟平台我起漏削来会比很多定向测试快很多。

随着漏洞出现率的下降,你应该创建新的随机约束去探索新的区域。最后的几个漏洞可能只能通过定向测试来发现,但是绝大部分的漏洞都应该会在随机测试中出现。

# 1.6 受约束的随机激励

虽然你每份你真都那个电机搬游。但同时又不免想这些震動数值完全随机。使用 SystemVerlog 语言可以描述整确的格式(例如,她此是 22 色。操作码是 ADD, SDB 或 SystemVerlog 22 字节),然后让仍看着产生模是的效的数值。 有失助行距离数值的亲戚 相关魔物的内容符全位第0 全时进。 这些数值全域发展到设计中去。同时也会被发展到 个负责指摘的实际的实际是被中央。 发行专家体验是有需要和数据输出等

图 1.4 所示为受约束的魏凯则试在整个设计空间中的观点率。背光值得往意的是, 一个随机则或如则或应便还在比一个空间搬试大、多出来的观点更分可能会与其传统过 发生发表。或者联对事实在有理解的解反线。在这事就 反域 中发现 建制度 的事情。如果这些对新区域的测试不合法,那体需要编写更多的约束去面上随机测试产 生非故的功能。最后,对于那些受约束的随机测试覆温不到的地方,你可能还需要编写一 些自编证。



图 1.4 受约束的随机测试服装率

图 1.5 所示为达到完全概量的技术数据。从左上角的基本的变换效的模型颗粒片。使用不同的种子运行、当你表看功能观查根否的。这是改建 魔事中的胸影。则 查盲区、然后1年过速音区会设数量小程度的代码体或、可能是使用高的约束。也可能是 把指数度是互加人到均衡设计中。这个外部循环会走掉你大部分的时间,只看对少数使 用微侧侧线还平均移性方偏沉之间。



1.7 你的随机化对象是什么

斯考您对一个设计的激励进行随机化时,你第一个会想列的可能是数据字段。这种激励最容易创建——只诺调用Srandom(70即可,何题是这种随机数据在技术则方面的回报程。 他够使用随机数据找到的漏消类型基本上都是在数据路径上的。很可能还那是比特额价值证。 低还需要由和对解型上的漏影。

此外,需要广泛地考虑所有的设计输入,如下所列。

- (1) 设备配置。
- (2) 环境配置。
- (3)输入数据。
- (4) 协议异常。
- (5) 错误和违例。 (6) 财証。
- 这些内容将在 1.7.1~1.7.4 节中讨论。

# 1.7.1 设备和环境配置

在材 RTL 设计进行编试的过程中,整定不到脑侧的最常应的原因是什么,是因为没 有实试是够多的不同配置。很多测试只使用了仅仅经过复位的设计,或者能加固定的初 幼化向恒原记设计习间—个已由的效态。这或时比是在个人电镀上例例安装完全带来 线。还没有安装任何应用程序的时候,就对操作系统进行测试,测试结果当然会很好。但 悬井是有常搬出字案的问题。

在一个实际的应用环境中,随着待测设计使用时间的增加,其配置会变得越来越随机。例如,我曾经帮一家公司验证过一个分时复用的多路开关,它有 2000 个输入通道和

12 个輸出通道。验证工程解说,"这些通道在另外一边可以映射成各种不同的配置。每个 輸入可能作为单个通道使用,也可能会被进一步分割成多个通道。棘手的患。虽然大部分 时间里使用的是几种形态。通道分割方式,但由于其他分割方式的组合也是合法的,所以 存在者士标可能的用户配置。"

为了制试法个设备。对于每个通道的配度、正期得那么需可出比几十行的定向侧域代 用、照然、数证工程等无力应对如此多的通道配置。后来、我们一起编写了一个侧区符 台、对每个通道的参数都采用随机代准略、然后把法部分代码效到一个循环形去完成分 开关通应的配置。现在、她开始的制式能够找出与配置相关的编码非常有信心、预送也 编标记出金索子编修等。

在实际的应用中,你的设备所在的环境里会包含其他的都件。当对待测设计进行验证时,实际上就是把测试平台连接起来模仿这个环境。你应该对整个环境的配置进行随机化,包括仿真的时长,设备的数量,以及它们的配置方式。当然,你需要创建约束以确保配置的公选件。

在另外一个 Synopys 公司的签户案例中, "聚公司总计了一个 1/0 交換去片、用于在 参客 PCI 总线连接列—在内部总线上, 在伤弃一开始,他们装随电池选择了 PCI 总线的 数目(1~4)以及总线上设备的数目(1~8),调且对每户设备上的参数也进行了随机化、知 主从模式 CSR 地址等等),他们使用功能覆盖率对侧试过的组合进行跟踪。以确保所有 简单的位金格理解

其他环境参数还包括测试长度、错误注人比率,以及时延模式等。Bergeron (2006)在 该方面有更多的偏子。

#### 1.7.2 输入数据

当你看到随机激励时,可能会想到选取一个总线写人的事务或 ATM 信元,然后把随 机数值填充到其中的载路容配里。实际上,只要按照第5章和第5章所介绍的内容来认 真准备事务类,你就会知道这种方式相当直接, 你需要事先估计好所有的分层协议和错 谈社人,以及记分低的内容和如能概差率。

#### 1.7.3 协议异常、错误和违例

最令人沮丧的事情莫过于个人电验应移动电话之类的设备死机,大多数情况下,唯一的办法就是关机然后重新启动。死机最有可能的原因是,产品内部的一部分逻辑遇到了情误以后,法恢复过来,现此使得珍客不能产案工作。

如何才能阻止这些问题出现在你创建的硬件上现? 应该尽量会试去仿真在实际的硬件中可能出现的错误。而且应该并对所有可能出现的错误。如果一个总线事务没有完成 会怎么样? 如果遇到一个非法的操作呢? 设计规范中有没有指出哪两个信号互斥? 要对 这些情况——尝试,然后确保处备还能继续重要低。

在尝试使用不当的命令去激励硬件的同时,也应该注意捕捉出现的问题。例如,重新 调用那定卫斥的信号,可以增加用于检验的代码来帮忙找出问题所在,这些代码应该至 少能够在出错的地方打印一个警告信息,如果能够报告出错误并且使测过的下来则更好。 在费大量时间在代码中追溯故障的服服,是一件令人非常不愉快的事情,尤其是在依本来 如果使用一个简单的新言数可以定位这个错误的情况下。(关于如何在测试平台和设计 代码中编写新言,可以参考 Vijayaraghavan 和 Ramanathan 在 2005 出版的著作。)只要确保 能够使代码在出情的地方停止仿真,那么你就很容易应对测试中的错误。

#### 1.7.4 时延和同步

你的例以平台应该以多快的速度及近徽劢呢,使用受约束的随机时延有助于捕捉协议上的漏洞。时延最短的测试运行速度最快,但它产生不了所有可能的激励。可以创建一个测试平台以最快的通路与另一个代码块通信,但那些隐蔽的漏洞往往是在引入同歇代时经之后并参考的

一个代码块对于来自同一接口的客有可能激励也许器能产生不住。但如果同时直对 多个输入、膨胀的隔阂可能就会出现。旁试的两名个联动器使它引能够在不同的速率下 进行温信。如果施人以可能的最快接来到达。测输出却最小在一个校低的速率上,该怎么 办:如何处理来自多个输入的激励同时到达的情况?如果这些激励中心的多种们 公会力。使用思考自己的心态地震图案。而以测验的哪里也的必然知识

#### 1.7.5 并行的随机测试

如何运行测试:每个定向测试都带有一个测试平行.能够产生一组特定的激励和响 应问能。如果先数交变膨胀,故需要改变测试,而机则地位了测试平台代码和模型, 存于,如果体现一个制试运行30、或传统果用环门的并干,那么体体分别50个 不同的废船集合。使用多个种子运行同一个测试可以加大概至率,同时也能减少体的工 代金

你需要为匈欢仿真选定一个维特的养子。有些人使用自然时间作为养子。但这依然 会引越震复。如果株中夜里在一个计算但集群系处上开始10 为任务会选么样?。李原任 多可能全于同一的原在不同的计算机 LGB、这样标还是合理到相同的维带户并连行 相同的撤励。你应该把处理器的名称加入到养了里去。如果你的集群系统里尚有多核计 算机。那是是可撤企出现两个相同的养子,所以在这种情况下保证是此处理器核的编号也 加速的影响。



你还需要对并行伤真的文件组织进行规划。每次仿真都会有一系列 的輸出文件,例如日志文件和功能覆盖单文件。 你可以让每个仿真在不同 的目录里运行,或者也可以尝试检每个文件取不同的名字。 最新建助办法

是在目录名后面加上随机种子的值。

# 1.8 功能覆盖率


本章 1.6 和 1.7 节讲述了如何创建微肠并使这些微肠通历整个可能的输入空间。使 用这种方法,你房間試平台会繁美均同部及区域,但需要花费很长的时间来达到所有可能 的状态。即使对仿真时间不加限制,无法达到的状态还是水远也不会被访问到。你需要 知道哪些那分已经被验证过,这样才能对验证计划中的项目进行核对。

对功能覆盖率的测量和使用包含了几个步骤,首先,需要在测试平台中加入代码,用

于监控进入设备中的微脉。以及设备对激励的反应,并据此确定哪些功能已经被验证过。 运行几次的基,每次使用不同的种子。接下来,把这些伤害的结果会并到一个假杂中。然 后,你需要对结果进行分析,最后决定如何采用新的激励来达到那些尚未被测试到的条件 和罗姆、您。查指该下 System/Filips 的功能要要率。

#### 1.8.1 从功能覆盖率到激励的反馈

隨机概試需要使用反馈,最初的测试会被运行很多次,使用不同的种子、创建很多生 异的输入焊列。但是明了最后,即使使用面的种子、房产生的囊助也很可能无法在设计空 间中探测到新区域。随着功能覆盖率逐渐接近极限、你需要改变测试。以期能发出新的方 法去达到那些尚未被覆盖的区域。这被象为"覆盖率驱动的验证",如图 1.6 所示。



係的期試平台有稅有可能身体做到这一点即,在以前的一项工作中,我编写了一件 程序,能够在每个周期为处理器产生一个总线率务,并为总线率务徵出线,上判案,该或功、校 教情观,重议)、即时帐还沒有信用,日VL,所以致做留写了一个保长的定向侧纹像,然后花 费了很多天的工夫编排终止判断代码,并让它们在合适的周期里给出判断,经过了大量 的年工分析以后我介相出成的结论——达到,100%的覆盖率。但之后处理器的时序有 了一些每个的信息,并不得不解的长期过去的金额。

更加有效的制试TMA总使用随机点性事务和股上判断。运行的时间越长.则需要率 级全越高、另外的一个好处起.这种概试在创建微时以,还性很高.足以应对设计时存在 改变的情形。另了做到这一点,他可以在侧域代码中加入一个发现物环,用于蓝细灰的 的微加,是形已经产业所有写周别?)升程器前及调整约束的发现,但写的权意降到零)。 这种资源的大型编练以侧分全覆。如何和《面目内型等和分量的人工作》

其实。这并不是一轉典整的情况。因为如此覆重率明重的的反馈往往是每不是直 6. 在某阶的设计中。误该则何变重确以便它逐列一个制塑的设计状态呢。这不仅要 求对设计有深入的了解。而且正常要高超的形式像证技术。总之答案并不简单,所以在受 约案的隐机激励中很少采用动态反馈。相反地。需要于工分析覆重率报告。然后调整随机 物业。

有些形式分析工具如 Magellant (Synopsys, 2003) 用到了反馈。它首先对设计进行分析 并找出所有可以达到的互联状态。然后运行一小反信 最有 4多少状态能访问到。最后 在状态机和设计输入之间进行搜索并计算出达到所有透彻状态所需要的激励。然后 Magellan 再把这些舞蹈能加到特别设计 1.

# 1.9 测试平台的构件

在仿真时,测试平台会把整个待测设计包围起来,就像一个硬件测试器连接到一个物 理芯片上一样,如图 1.7 所示。测试平台和测试仪器都会产生激励并捕捉响应。不同的 是,测试平台需要工作在一个很宽的抽象层次范围内,同时创建事务和激励序列并最终转 接成比特向量,而测试仪器则只工作在比特级上。



图 1.7 测试平台与设计环境

测试平台模块里都包含了什么呢?有很多的总线功能模型(BFM),你也可以把它们 看成县测试平台柏件——从待测设计的角度看,它们和真实的柏件设什么两样,但它们其 实只是测试平台的组成部分,并非 RTL 设计。如果实际应用中设务被连接到 AMBA、 USB, PCI和 SPI 总线上,那么就必须在测试平台中建立能够产生衡励并检验响应的等效 构件,如图 1.8 所示。这些构件并不是带有细节的可综合模型,而是遵循协议并且执行速 度更快的高层次事务处理器。如果把设计原型在 FPGA 上实现或者是进行硬件仿真,那 么这些 BFM 就需要是可综合的。



1.10 分层的测试平台

对于任何一种新型的验证方法学来讲,分层的测试平台基一个羊罐的概念、虽然分 层似乎会使测试平台变得更复杂,但它能够把代码分而治之,确实有助于减轻你的工作负 相,不要试图去编写一个句含所有功能的子程序,用它随机产生所有举形的激励,包括会 法的和非法的,并使用多层协议进行错误注人。这样的子程序很快就会变得很复杂,并且 难以维护。

#### 1.10.1 不分层的测试平台

在你刚开始学习 Verilog 并尝试写测试程序的时候,这些程序看起来可能会和例 1.1 所示的用于执行一个简单 APB(AMBA 外设总线)写人的低层次代码很相似。(VHDL 用 户写出来的代码也类似于此。)

```
例 1.1 級 ah Apa 引 图
wodule test (Paddr. PWrite, PSel. PWData, PEnable, Rst. clk):
// 此处省路端口声明
initial begin
     // 驱动复位
     Rat<=0:
      # 100 Rst<=1;
     // 驱动控制总线
     @(posedge clk)
      PAddr<=16'h50:
      PWData< = 32 h50:
      PWrite<=1'bl;
      PSel<=1'b1:
      // 使 PEnable 翻转
      @ (posedge clk)
          PEnable<=1'b1;
      8 (posedge clk)
          PEnable<=1'b0:
      // 校验结果
      if(top.mem.memory[16'h50] == 32'h50)
          $display("Success");
      else
          $display("Error, wrong value in memory");
      Sfinish
endmodule
```

经过几天连续编写这种代码以后,你可能会意识到这是一种重复性的劳动,所以你会 尝试创建可用于总线写人这种普遍操作的任务,如例 1.2 所示。

```
例 1.2 一个用干驱动 APR 引脚的任务
task write (reg [15:0] addr, reg [31:0] data);
     // 驱动控制总线
     @(posedge clk)
     PAddr<-addr:
     PWData<=data:
     PWrites = 1th1:
     DSe1<=1'h1.
     // 使 PEnable 翻转
    9 (posedge clk)
       PEnable<=1'bl;
    @ (posedge clk)
       PEnable<=1'b0:
endtask
这样,你的测试平台就会变得简单一些,如例 1.3 所示。
例 1.3 低层次的 Verilog测试
module test (PAddr, PWrite, PSel, PWData, PEnable, Rst, clk):
// 此外省略器口書目
// 此处省略如例 1,2 所示的任务
initial begin
     reset();
                               // 设备复位
     write(16'h50,32'h50);
                               // 把數据写人到存储器中
// 校验结果
if (top.mem.memory[16'h50] == 32'h50)
     $display("Success");
     0150
         $display("Error, wrong value in memory"):
     $finish:
 end
endmodule
```

通过把一些通用的操作(例如,复位、总线读出和总线写人)放到一个子程序中,可以 帮你提高工作效率并减少出错。这里,物理和命令层的建立只是通往分层测试平台的第 一步。

#### 1.10.2 信号和命令层

图 1.9 所示为一个测试平台中最低的几个厚水。




图 1.9 信号和命令层

在底部的信号层,包含有待测设计和把待测设计连接到测试平台的信号。

再往上一层是命令层。 技行总线该或写命令的驱动器驱动了待测设计的输入。 待测 设计的输出与监视器相连 监视器负责检测信号的变化,并把这些变化按照命令分组。 新 也穿过命令层和信号层,它们负责监视被立的信号以寻找穿越整个命令的信号变化。

#### 1.10.3 功能层

图 1.10 所示为加上功能层的衡试平台,功能层向下面对的是命令层。代理(在 VMM 中称为事外处理器 接收到来自上层的事务,例如 DMA 读成写,把它们分解级模立的命 令。这些命令也被选往用于预测事务结果的记分板。检验器则负责比较来自监视器和记 分板的命令。




图 1.10 加上功能层的测试平台

#### 1.10.4 场景层

如图 1.1 所示,如能层被位于场景处中的发生器所驱动。什么基础展现。这任一 此,作为他江田服务。约在 化高度规模测数多能等效。 MP3 描故器,它能一边播放者死存储好的音乐。一边从一台主机上下截断的音乐,并且同 时对用户场、知音温敏度或往轮前等等作为特别。这中间的每一个操作都能像为一 小线上,下极一个形成之件需要系产于要。例如前阴机等的形别等并容别和深、强怕的 发过程中多次 DMA 写、以及之后的相多该等操作。场景层波绘资,提出对的调查企步骤 场景的影像的形成大场等在等效。要要来是用党业的商用值。

在测试率台环境中的这些块(位于图 1.11 建线框内)是在刚开始开发的时候画出来 的。随着对目的进展:它们可能会有一些变化:你也可能会加入一些功能。但是这些块对 于每个独立的测试器是不促该改变的。可以通过在代码中留下"钩子"来做到这一点。这 样即伸这些地的行为需要在测试时改变,也不必要新编写代码。"钩子"可以使用工厂模

#### 式(8,2节)和回调函数(8.7节)来创建。




图 1.11 加上场景层的测试平台

#### 1.10.5 测试的层次和功能覆盖率

现在到了测试平台的最顶层——测试层,如图 1.12 所示。待测设计模块间的漏洞是 比较难以发现的。因为这些模块可能是不同的人按照不同的规范设计出来的。




图 1.12 带着所有层次的完整测试平台

这个顶层的测试就像一个指挥官:他不演奏任何乐器,但引领者其他人的表演。测试 包含了用于创建激励的约束。

功能覆盖率可以衡量所有测试在摘足验证计划要求方面的进展。随着各项测量标准 的完成、功能覆盖率代码在整个项目过程中会经常变化。由于代码经常被修改,所以它不 作为测试标题的组度部分。

你可以在受约束的随机环境中创建"定向测试"。只需在随机序列中间插入定向测试 你们,或者把两部分代码并列。定向代码执行依别型的任务。而随机的"背景噪声"可能 会修编词基础出来,而且编码在可能是在依从来没有规划过的模块里。

在你的测试平台、中是否需要所有的层次呢? 答案要视符测设计而定,设计越复宏。 明所需的测试平台就要越完备。测试层则是必须的。对于一个简单的设计来说,场景层 可能过于简单以至于可以把它合并到代理。 在估算力一个设计进行测试所需要的工作 量时,不要以门数作为计算依据,而应该考虑设计人员的数目。每次往设计团队里增加一个人品,就意味着同时也增加了一种对规范的不同解读。

当然,你可能还需要更多的层次、如果你的待遇设计有多个协议层,那么每个层都应 该在测试于台环境中有对应的层。例如,你使用IP 封装了 TCP 离脏,然后通过以太网数 就包的形式皮送,对这种情况的测试应该考虑使用三个独立的层来产生和校验数据。如 果能够使用已有的验证特件则更好。

图 1.12 中需要注意的最后一点是,它只给出了各块之间一些可能的连接方式,你的 测试平台模块间的连接可能会与之不同。比如你的测试层可能需要连接到驱动器层以 迫使物理器测出现,这里给出的只是一些引导——实际当中应该是。你需要什么就创建 什么。

#### 1.11 建立一个分层的测试平台

现在是学习如何把前面图示的那些构件映射成 SystemVerilog 结构时候了。



# 1.11.1 创建一个简单的驱动器

首先,来仔细看看其中的一个模块——做动器。图 1.13 所示 的驱动器接收来自代现的命令。驱动器可能会往人错误或者增加 时延,然识再把命令分解或,些信号的变化,例如总线请求或提手。 这样一个测试学行模块通常被除为"事务处理器(transactor)"。它的 核心部分量一个膨胀,有差束着处理器的示点使和倾相,4 代表

## 图 1.13 驱动器的连接 例 1.4 基本的事务处理器代码

```
task run();
done=0;
while (!done) begin
// 鉄取下一个事务
// 进行变换
// 发送事务
end
endtask
```

第3章给出了基本的COPU及如何创建一个对象并使对象里面包含事务处理器所 需要的于程序和数据。事务处理器的另一个例子是代理。它可能会把一个复杂的事务如 DMA 法分解成务-包括命令。同样在第5章中,你也会有如何创建一个发展的事务如 里面包含构成一个命令所需要的数据和于程序。使用 System Verilog 信葡可以实现这些 对象在不同部事务处据据之间传递。这第7章中,你将会全到很多方法。用于在不同层之 同学教教授书等处理据之间传递。

# 1.12 仿真环境的阶段

到目前为止,你已经学习了环境的构成部分。这些部分在什么时候执行呢? 你希望

把各个阶段清楚地定义好,以便协调测试平台,使项目中的所有代码能在一起工作。三个 基本的阶段是建立(build)、运行(run)和收尾(wrap-up)。每个阶段都可以再细分为更小 的步骤。

- 的步骤。 建立阶段可以分为如下步骤。
  - (1) 生成配置:把待测设计的配置和周围的环境随机化。
- (2) 建立环境,基于配置来分配和连续测试平台构件。测试平台构件指的是存在于测试平台中的部分,注意与设计中的物理构件区分开,后者是采用,RTL,代码铺接的。例如,如果配置选择了三个总线驱动器,那么测试平台应该在这个阶级对它们进行分配和初始化。
  - (3) 对待测设计讲行复位。
  - (4) 配置待測设计:基于第一步中生成的配置,裁人待測设计的命令寄存器。
  - 运行阶段县指测试实际运行的阶段,可分为以下步骤。
  - (1) 启动环境,运行测试平台构件,例如各种 BFM 和激励发生器。
- (2)运行關試、启动测试然后等待附值定成。定向测试的完成很容易判断,但随机测试却比较困难。可以使用测试平台的定性多引导。从原居自动,等待一个层接收完来自上一层、如果有的资的所有输入,接着等待当前层空间下来,然后再等待下一层。应该同时使用超时处测以确保分割设计设制成子台不出规矩制。

的 国际股份 包括下两个地震。

- (1) 清空,在最下层完成以后,你需要等待待测设计清空最后的事务。
- (2)报告,一旦特测设计空间下来,你就可以消空遗留在测试平台中的数据了。有时候保存在记分板里面的数据从来被放弃提出来过,这些数据可能是被持确设计丢弃掉的,你可以根据这些信息创建最终报告,说明测试通过或者失败,如果测试失败,务必把相应你功能需要,非结果制能,因为少们可能易不准确的。
- 如图 1.12 所示、测试启动环境以后、环境就会按上述步骤运行。 在第 8 章中有关于 该方面的更多细节。

# 1.13 最大限度的代码重用

为了验证一个带有数百个特性的复杂设备,必须编写数百个定向测试。如果使用受 约束的随机能局,将高吸编写的附试就会少根多。与定向测试相比,随机测试的主要工作 是构建测试平台,使它包含所有效能的层,场景,功能、命令以及信号。这个测试平台代码 要能够被所有的测试使用,所以需要有理好的通用性。

这些建议似乎是在向你推荐一个保度复杂的测试平台,但你要记住,在测试平台中每 输入一行,故等于给每个单独的测试器减少了一行。这相当于在同时创建很多个测试,而 这也正是建立一个复杂测试平台所能获得的巨额回报。当你阅读第8章时,头脑中一定 要想看这一点。

#### 1.14 测试平台的性能

如果你是第一次接触这种方法学的话,可能还是会怀疑它工作起来是否会优于定向

测试? 一个普遍的原复便是测试平台的性能,一个定向测试准备可以在一步之均运行 完。但受均原的随相测试原基化费效分价还更吸引过使水整个状态空间。这种论点的 现截于下总器一个企整证上发华在它的原则,但是一种反对需要的时间。然可以 在一天之内于工编写完一个定位测试,然后将是一两次的时间测试并并工验证结果。测 试验如新运行时间比较的在某物之间整整的时间深变分图象。

创能是约核的随机测试需要几个中毒、第一步也是是需要的一步是非少为层的附近 中心。但后他的PP。这项工作指的所有的测试等来好处。所以起中需像的。第二步 是按照教证计划中列华的目标包建微。 你可以使用随机的来。也可以采用注入错误或 协议运费等证明的方式。以这样中的任何一种方式创建能制所是的时间可能可以用于 边缘比几个定点相似。但是它的困样更高级多一个分分级的能和规划或是一个 上方将不同的的议证例,后间时时的问题创建的几个定向测试却只能尝试几种情形。是 能有套影比高学机多。

在受约束的随机测试中,第三步是功能覆盖率,这项任务的开始是创建一个强有力 的验证计划,这个计划必须带有清晰而且便于搬越的目标。接下来恢需要创建 System-Verlog 代码,在环境中帮加工具用于收集数据。最后很重要的一点,你需要对结果进行分析,并提此判断是否满足目标要求,如果不满足,应如何接套搬过。

# 1.15 结束语

电子设计宏加度的转线增长要求以一种新限的。最低的且自动化的方法来创度数式 合,从硬件规范则 RTL 编码, 门墩综合, 芯片的造。以及最后到用户手里, 项目每向前 推进一步, 像复单个编刷所需要的代价最全增加十倍。定问题试每以只能测试一种 性, 而无线根和设备在实际应用环境中所面对的复杂的膨胀和促发。为了得到稳量的设 计。公所使用受约束的随机震动加上功能覆盖率, 才能在可能的限度内创建出最广泛的 最后。



# 数据类型

和 Verilog 相比、System Verilog 提供了很多改进的數据结构。虽然其中的部分结构 最初是为设计者创建的、但对测试者也同样有用。本章将介绍这些对验证很有用的数据 结构。

- System Verilog 引进了一些新的数据类型,它们具有如下优点。
- (1) 双状态数据类型;更好的性能,更低的内存消耗。
- (2) 队列、动态和关联数组:减少内存消耗,自带搜索和分类功能。
  (3) 举和结构,支持抽象数据结构。
- (4) 联合和合并结构:允许对同一数据有多种视图(view)。
- (5) 字符曲,支持内律的字符序列。
- (6) 枚举类型:方便代码编写、增加可读性。

#### 2.1 内建数据类型

#### System Verilog 增加了很多新的数据类型,以便同时帮助设计和验证工程师。

#### 2.1.1 逻辑(logic)类型

在 Veriog 中, 初学者经常分不清 reg 和 vire 两者的区别。应该使用它们中哪一年来最添阅口, 连接不同模块里以该如何做了 System Verioux 对处类的 reg 實際美型进行了 应进。使你它能下分声一个全量以外不远口或被轻频度 (1) 中型、现候处所造动。为了与 寄存着类型相区别,这种改进的数据类型被称为 logic。任何使用线网的地方均可以使用 logic.但要求 logic / 能看在多个机构性的感染,例如后对 以后以我健康的时候,我时需 使用线解类型, 例如 vire, System Verious 公对多个最终来更过有解析以而或是数性。 例 2.1 示范了在 SystemVerilog 中使用 logic 类型。

#### 例 2.1 logic 类型的使用

```
49.1 Logic 表现可使用
module logic data type(input logic rst_h);
parameter CYCLE-20;
logic q.q.l,d.el,x.st_l;
initial begin
clx=0;
forever # (CYCLE/2) clk=~clk;
end
```



endmodule.

由于 logic 类型只能有一个服动,所以依可以使用它来查找同单中的 漏刺, 此形所有的信号都声明为 logic 同不是 rog 或 wire,如果存在多 不服动,那么编译对契企出现错误。当然,有些信号保本来就希望它有多 个驱动,那么编译对契企出现错误。当就,有些信号保本来就希望它有多 个驱动,例如双向总集,这些信号就需要被定义成民同类型,例如 wire,

#### 2.1.2 双状态数据类型

相比四状态数据类型、System Verilog 引人的双状态数据类型有利于视高仿真器的性能并减少内存的使用量。最简单的双状态数据类型是 bit. 它是无符号的。另四种带符号的双状态数据类型是 byte. short.int. int. 和 longint. 如例 2.2 所示。

#### 例 2.2 带符号的数据类型

```
// 双丝杏,单比特
hit hr
bit [31:0] b32;
                  // 双状态,32 比特无符号整数
int unsigned ui:
                   // 双状态,32比特无符号整数
                   // 双状态,32比特有符号整数
int i;
byte b8:
                   // 双状态,8比特有符号整数
                   // 双线态,16比特有符号整数
shortint s;
longint 1;
                   // 双状态。64 比特有符号整数
                   // 四状态,32 比特有符号整数
integer i4:
time to
                   // 四秋本,64 比特于符号整数
real ra
                   // 双状态,双精度浮点数
```



你也许会乐于使用诸如 byte 的数据类型来替代类似 logic[7:0]的 声明,以使得程序更知简洁。但需要注意的是,这些新的数据类型都是带 符号的。所以 byte 专量的最大信只有 127. 而不是 255(它的故障是—128~ 2.2 定面数组 21 127)。可以使用 byte unsigned,但这其实比使用 bit [7:0]还要麻烦。在进行随机化时, 带符号事量可能会造成兼想不到的结果,这一点在第6章中会讨论到。



在把双状衣布置连接到被测设计, 尤其是被测设计的输出时务必要小 心。如果被测设计试图产生 X 或 Z,这些值会被转换成双状态值,而测试 代码可能永远收察觉不了。这些值被转换成了 0 还是 1 并不必要,重要的 县專購計检查去如信的传播、使用(Si sunknown)操作符,可以在表达式的 任意位出现 X 或 Z 时返回 1,如例 2.3 所示。

倒 2.3 对四状态值的检查

if (\$isunknown(iport) == 1)

\$display ("9%Ot: 4-state value detected on iport %h".

Stime, iport);

使用格式符90t和参数Stime可以打印出当前的仿真时间,打印的格式在 Stimeformat()子程序中指定、3.7节中有关于时间值的详细介绍。

#### 2.2 定宽数组

相比于 Verilog-1995 中的一维定宽数组, System Verilog 提供了更加多样的数组类形。 功能上也大大增强。

#### 定宏数组的声明和初始化

Verilog 要求在声明中必须给出数组的上下界。因为几乎所有数组都使用 0 作为索引 下界。所以 System Verilog 允许日给出數组實度的便捷声明方式。關 C 语言类似。

例 2.4 定宽数组的声明

int lo hi[0:15]: // 16个整数「0]...[15]

// 16个整数「0]...[15] int c style[16];

可以通过在变量名后面指定维度的方式来例律多维定宽数组、例 2.5 创建了几个二 维的整数数组,大小都是8行4列,最后一个元素的值被设置为1。多维数组在Verilog-2001 中已经引入,但这种紧凑型声明方式却是新的。

#### 例 2.5 声明并使用多维数组

时候输出是 Z.

int array2 [0:7][0:3]; // 完整的声明 int array3 [8][4]; // 緊凑的声明 array2[7][3]=1:

// 设置最后一个元素 如果你的代码试图从一个越界的地址中读取数据,那么 SystemVerilog 将返回数组元 素类型的缺省值。也就是说,对于一个元素为四状态类型的数组,例如 logic,返回的是 X.而对于双状态类型例如 int 或 bit.则返回 0。这适用于所有数组举型,包括定室数组、 动态数组、关联数组和队列,也同时适用于地址中含有 X 或 Z 的情况。线网在没有驱动的 很多 System Verilog 仿真器在存放数组元素时使用 32 比特的字边界,所以 byte. shortint 和 int 器县存放在一个字中,而 longint 侧存放到两个字中。

如例 2.6 所示,在非合井數组中,字的低位用来存放數据,高位则不使用。图 2.1 所示的字节數组 b unpack 被存放到三个字的空间里。

#### 例 2.6 非合并数组的声明

```
bit[7:0] b_unpack[3]; // 非合并数组
```

are C. red a _anpaonCed;		A1-11
b unpack[0]		76543210
b unpack[1]	未使用的空间	76543210
b_unpack[2]		76543210

图 2.1 非合并数组的存放

非合并数组会在 2.2.6 节中介绍。

仿真器通常使用两个或两个以上连续的字来存放 logic 和 integer 等四状态类型。 这会比存放双状态变量多占用一倍的空间。

### 2.2.2 常量数组

```
例 2.7 初始化一个数组
```

```
int ascend[4] * (0,1,2,3); // 对 4 个定素进行初始化 int descend [5]; // 为 5 个元素联值 descend * (4,3,2,1,0); // 为 5 个元素联值 descend * (4,8); // 为 // 为 // 为 // 为 // 为 // 为 // 表 // 表
```

#### 2.2.3 基本的数组操作——for 和 foreach

操作数组的最常见的方式是使用 for 或 foreach 循环。在何 2.8 中,i 被声明为 for 循环内的与隔变性。System Verilog 的 ssize 通数 延回数组的宽度。在 foreach 循环中、 只需要指定数组名并在其后面的方括号中给出索引变量。System Verilog 便会自动通历数 组中的元素、索引率量终自当时期,非日本维张均本分

#### 例 2.8 在数组操作中使用 for 和 foreach 循环

```
initial begin
  bit [31:0] src[5], dst[5];
  for (int i=0;i<$size(src);i++)</pre>
```

```
src[i]-i:
   foreach (dst[i])
     dst[i]=srd[i] * 2; // dst.的值是 src.的两倍
   注意在例 2.9 中,对多维数组使用 foreach 的语法可能会与你设想的有所不同。使
用财并不是像[;][;]这样把每个下标分别列在不同的方括号里,而是用逻号隔开后放在
同一个方括号里,像[i,i]。
   例 2.9 初始化并渝历多维数组
   int md[2][3] = '('(0,1,2), '(3,4,5));
   initial begin
     $display("Initial value:");
     foreach (md[i,i])
                          // 这是正确的语法格式
        $display("md[%0d][%0d]=%0d",i,j,md[i][j]);
     $display("New value:");
     // 对最后三个元素重复赋值 5
     md = '('(9,8,7),'(3(32'd5))):
     foreach (md[i,i])
                          //读具正确的语法格式
        $display("md[%0d][%0d]=%0d",i,j,md[i][j]);
   例 2.9 的输出结果如例 2.10 所示.
   例 2.10 多维数组元素值的打印输出结果
   Initial value:
   md[0][0]=0
   md[0][1]=1
  md[0][2]=2
   md[1][0]=3
   md[1][1]=4
   md[1][2]=5
   New value:
```

md[0][0]=9 md[0][1]=8 md[0][2]=7 md[1][0]=5 md[1][1]=5 md[1][2]=5

如果你不需要適历数组中的所有维度,可以在 foreach 循环里忽略掉它们。例 2, 11

```
24 第2章 数据出现
```

把一个二维数组打印成一个方形的阵列。它在外层循环中遍历第一个维度,然后在内层 循环中海历第二个维度。

```
例 2.11 打印一个多维数组
initial begin
  byte twoD [4][6]:
  foreach (twoD[i,i])
   twoD [i][i]=i*10+i;
 foreach (twoD[i]) begin
                          // 遍历第一个维度
   Swrite("%2d:".i):
   foreach (twoD[, i])
                          // 遍历第二个维度
     $write("%3d",twoD[i][j]);
   $display;
  end
例 2, 11 的输出结果如例 2, 12 所示。
例 2.12 打印多维数组的输出结果
```

0:012345 1: 10 11 12 13 14 15 2 - 20 21 22 23 24 25 3: 30 31 32 33 34 35

最后要补充的是,foreach 循环会调历原始声明中的数组范围。数组 f[5]等届于 f[0:4],而 foreach(f[i])等同于 for(int i=0;i<=4;i++)。对于数组 rev[6:2]来说, foreach(rev[i])语句等同于 for(int i=6:i>=2:i--1.

# 2.2.4 基本的数组操作——复制和比较

你可以在不使用循环的情况下对数组进行聚合比较和复制(聚合操作适用于整个数 组而不是单个元素),其中比较只限于等于比较或不等于比较。例 2.13 列出了几个比较 的例子。操作符?:是一个袖珍型的 if 语句,在例 2,13 中用来对两个字符串进行选择。 例子最后的比较语句使用了数组的一部分, arc[1:4], 它实际上产生了一个有四个元素的 体时数组。

#### 例 2.13 数组的复制和比较操作

initial begin bit [31:0] srd[5] = '(0,1,2,3,4), dst[5] = '(5,4,3,2,1):

// 两个数组的聚合比较

```
2.2 足克数组 25
    if (src==dst)
        Sdisplay("src==dst");
     Sdisplay("src!=dst");
    // 把 src 所有元素值复制给 dst
    dat - arc:
    // 贝改变一个元素的值
    ard 01=5:
    // 所有元素的值是否相等(否1)
    $display("src %s dst", (src==dst) ? "==" : "!="):
    // 使用数组片段对第 1-4 个元素进行比较
    $display ("src[1:4] %s dst [1:4]",
          (src[1:4]==dst[1:4]) ? "==" : "!=");
```

对数组的算术运算不能使用聚合操作,而应该使用循环,侧加加块等运算。对于逻辑 运算,例如异或等运算,只能使用循环或2.2.6 节中描述的合并数组。

#### 2.2.5 同时使用位下标和数组下标

在 Verilog-1995 中一个很不方便的维方就是数组下标和位下标不能同时使用。Verilog-2001 对定宽数组取消了这个限制。例 2,14 打印出数组的第一个元素(二进制 101)、它的最 低位(1)以及紧接的高两位(二进制 10)。

```
例 2.14 同时使用数组下标和位下标
initial begin
  bit [31:0] src[5] = 145(5)):
  $displayb (src[0].,
                        // 'b101 或 'd5
           src[0][0]..
                        // 'b1
           arc[0][2:1]); // %10
end
```

虽然这个变化并不是 System Verilog 新增加的,但可能有得多使用者并不知道 Verilog-2001 中的这个有用的改进。

### 2.2.6 合并数组

对某些数据类型,你可能希望既可以把它作为一个整体来访问,也可以把它分解成更 小的单元。例如,有一个32比特的寄存器,有时候希望把它看成四个8比特的数据,有时 候则希望把它看成单个的无符号数据。System Verilog 的合并数组就可以实现这个功能。 26 第2章 数据类型

它既可以用作数组,也可以当成单独的数据。与非合并数组不同的是,它的存放方式是连续的比特集合,中间没有任何闲置的空间。

#### 2.2.7 合并数组的例子

声明合并数组制:合并的位和数组大小作为数据类型的一部分必须在变量名前面指 定。数组大小定义的格式必须是[msb:1sb],而不是[size]。何 2.15 中的变量 bytes 是 一个有 4 个字节的合并数组,使用单独的 32 比特的字来存放,如图 2.2 所示。

图 2 2 会非教组及效示查图

合并和非合并数组可以混合使用。你可能会使用数组来表示存储单元,这些单元可以按比特,守节或长字的方式进行存取。在例 2.16 中,barray 是一个具有 3 个合并元素的综合性特别。

```
例 2.16 合并/非合并混合数组的声明
```

nibbles=barray[0]:

```
hit [3:0] [7:0] barray [3] // 合并:3×32 比特
bit [31:0] 1*=32*h0123_4567;
bit [7:0] [3:0] nibbles; // 合并数但
barray(0]-1*w;
barray(0][3]-8*h01;
barray(0][1][6]-1*b1;
```

例 2.15 中的变量 bytes 是一个具有 4 个字节的合并数组,以单字形式存放。barray 则是一个具有 3 个类似 bytes 元素的数组,其存效形式如图 2.3 所示。

// 复制合并数组的元素值

```
barray[0][3] barray[0][3][6]
barray[0][65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43.2.10][7-65-43
```

图 2.3 合并数组存放示意图

使用一个下标,可以得到一个字的数据 barray[2]。使用两个下标,可以得到一个字

节的数据 barray[0][3]。使用三个下标。可以访问到单个比特位 barray[0][1][6]。注 意數组市明中在受量名后面指定了数组的大小.barray[3]。这个维度是非合并的.所以在使用该数组时或少要有一个下标。

例 2.16 中的最后一行在两个合并数组间实现复制。由于操作是以比特为单位进行的,所以即使数组维度不同也可以进行复制。

#### 2.2.8 合并数组和非合并数组的选择

究竟应该选择合并数组还是非合并数组观?当你需要和标量进行相互转换时,使用 台井数组会非常方便。例如,你可能需要以守或字为单位对存储单元进行操作。图 2.3 中所示的 batroy可以满足这一要求。任何数组类型都可以合并,包括动态数组,队列和 差算数组。2.2-2.5 均中合有进一步的合组。

如果你需要等待教组中的变化、则必須使用合并数组、当测试平台需要通过存储器 数据的变化来唤醒时,你会想到使用e操作符。但这个操作符户施用于标量或者合并数 组、在例 2.16 中、%可以把 1 w 和 barray(0) 同样能感信号,但却不能用整个的 barray 数 组、除非把它扩展规。@(barray(0) or barray(1) or barray(2))

#### 2.3 动态数组

dvn=new[100]:

前面亦相的基本的 Verilog 数组类型都是定案数组, 灭寬度在編译时就确定了, 任如 果直到程序运行之前各还不知道数但的废废。例如, 你可能是在仍真开始的时候生成 一批帐务,事务的总量是颜值的。如果把这些事务存在为一个定策的数组。那这个数组 的宽度需要大到可以容纳最大的事务量。但实际的事务量可能会远远小于最大值,这就造 成了存储空间的股景。SystemVerilog, 提供了动态数组类型,可以在仿真时分配空间或调 整度, 法存在负担中联切以使用是分价存储量。

动态数组在声明时使用空的下标[]。这意味者数组的宽度不在编译时给出,而在程 序运行词得指定。数值在最开始时最空的,所以你必须调用 now[]操作存来分配空间,同 时在方括号中传递数组宽度。可以把数组名传给 now[]传流符,并把已有数组的值复制到 新数组组、加测。2.7 所示。

```
例 2.17 使用动态数组
int dvn[],d2[];
                             // 声明动态数组
initial begin
   dvn=new[5]:
                             // A.分配 5 个元素
   foreach (dyn[i]) dyn[i]=i:
                             // B:对元素排行初始化
   d2 = dvn:
                             // c.質制一个动态数组
   d2[0]=5;
                             // D.條改复制值
   $display(dyn[0].d2[0]):
                             // E.显示数值(n 和 5)
   dyn=new[20](dyn);
                             // Fi分配 20 个整数值并进行复制
```

// G:分配 100 个新的整数值

// 旧值不复存在

dyn.delete();

// H:删除所有元素

end

在领急.2.17中.4.有项用 noc.[2]分配了5个元素,动态数组 cm,于是年了5个整要元 表。15行股股间的索引做联合组定的元素。C行分配了9一个数据并是。20 数组约元素 但复相近表。D行和尼打提示了数组 cm 和 cz 是相互独立的。E行首先分配了20 个新 元素并把原来的 cm 数组复制所开始的5个元素,然后释放 cm 数据原有的5个元素所占用 形形空间,所以提供-cm 指的「一件有20 个元素的量。例2.17最后间由。Cl分配 了100个元素,但并不复制原有的值。原有的 20 个元素的国际数解放。最后, H行制除了 cm 费相。

系统函数 Saize 的返回值是数组的宽度。动态数组有一些内难的子程序(routines),例如 delete 和 size。

如果体想声明一个常数数组但又不想统计元素的个数,可以使用动态数组并使用常 数组进行赋值,在例 2.18 中声明的 mask 数组具有 9 个 8 比特元素, System Verilog 会 自动统计元素的个数,这比声明一个定常数组统后不小心不紧露储镜头 8 要好.

### 例 2.18 使用动态数组来保存元素数量不定的列表

bit [7:0] mask[] = '{8'b0000\_0000,8'b0000\_0001, 8'b0000\_0011,8'b0000\_0111,

> 8'b0000\_1111,8'b0001\_1111, 8'b0011 1111,8'b0111 1111,

8'b1111 11111;

8'b1111\_1111};

只要基本数据类型相同。例如那是 int. 定宽数组和动态数组之间就可以相互联值。 在元素数目相同的情况下,可以把动态数组的值复制到定宽数组。 当依把一个定窗数组复制的一个动态数组附 System Verilog 会调用构造函数 new[]

来分配空间并复制数值。

# 2.4 队列

System Verloo 引进了一种新的数据类型—— 从列、它给今了链表和数据的优点。从 列与链表相似。可以在一个队列中的任何地方增加波谢能元素。这类操作在性能上的损失 比均态数型小师客。因为动态数据需要分配解的数组并发触所有元素的值。从列与数组 相似,可以避过索引实现对任一元素的访问。而不需要像链表那样去遍历目标元素之前的 符名元素。

队列的声明是使用带有美元符号的下标:[s]。队列元素的编号从 0 到 s. 例 2. 19 示 配了 如何使用方法(method)在队列中增加和删除元素。注意队列的常量(literal)只有大 括号而设有数据常量中共失的单引导。

System Verilog 的队列类似于标准模板库(standard template library)中的双端队列。 你通过增加元素米创建队列。System Verilog 会分配额外的空间以便依能够快速插人新元 。当元素增加到超过级有空间的容错性。System Verilog 会自动分配更多的空间。 其结 果是,你可以扩大或缩小队列,但不用像动态数组那样在性能上付出很大代价,System-Verilog 会随时记录闲置的空间。注意不要对队列使用构造函数 new []。

```
例 2.19 队列的操作
```

```
int j=1,
                      // 队列的常量不需要使用","
  g2 [S]= {3,4},
   a[$]=(0,2,5):
                       // {0.2.5}
```

initial begin

// {0,1,2,5} 在 2 之前插人 1 q.insert(1,j); // {0,1,2,3,4,5} 在 q中插人一个队列<sup>①</sup> q.insert(3,q2); g.delete(1); // {0,2,3,4,5} 剔除第1个元素

// 下面的操作执行被审视体

q.push front(6); // (6,0,2,3,4,5) 在队列前面插入 j=q.pop back; // (6.0.2.3.4) 1=5 // {6,0,2,3,4,8} 在队列末尾插人 g.push back(8);

i=g.pop front; // (0.2.3.4.8) 1=6

foreach (q[i]) 打印整个队列 \$display(q[i]); //

a.delete(): // () 删除整个队列

你可以使用字下标串联来替代方法。如果把S放在一个范围表达式的左边,那么S将 代表最小值,例如[s:2]就代表[0:2]。如果s放在表达式的右边,则代表最大值,如例 

### 例 2.20 以列操作

```
int i=1.
   a2[5]=(3,4).
                      // 队列的常量不需要使用"
   a[$]={0,2,5};
                      // (0.2.5)
```

initial begin // 结果 q={q[0],i,q[1:\$]}; // (0,1,2,5) 在 2之前插入 1

α=(α[0:2],α2,α[3:\$]); // (0.1.2.3,4.5)在 α中插入一个队列 q={q[0],q[2:\$]}; // {0,2,3,4,5} 删除第 1 个元素

// 下面的操作执行速度很快

 $a = \{6, q\};$ // (6.0.2.3.4.5) 在队列前面插入

① 并不基形在的 System Verilog 信喜器無支持使用 insert D对以利益人新信。

i=a[s];	//	等同于 j=5
q=q[0:\$-1];	// {6,0,2,3,4}	从队列末尾取出数据
q={q,8};	// [6,0,2,3,4,8]	在队列末尾插人
j=q[0];	// 等同于 j=6	
q=q[1:\$];	// {0,2,3,4,8}	从队列前面取出数据
q=q[1:\$];	// {0,2,3,4,8}	从队列前面取出数
a = ():	// ()	删除整个队列

end

队列中的元素县连续存放的,所以在队列的前面或后面存取数据非常方便。无论队列 有多大, 这种操作所耗费的时间都是一样的, 在队列中间增加或删除元素需要对已经存在 的数据进行搬移以便腾出空间。相应操作所耗费的时间会随着队列的大小线件增加。 你可以把定室或动态数组的值复制给队列。

#### 2.5 关联数组

如果你只是偶尔需要创建一个大容量的数组,那么动态数组已经足够好用了,但是如 果你需要超大容量的呢。假设你正在对一个有着几个G字节寻址范围的处理器进行律 植。在鱼形的测试中,这个处理器可能只访问了用来存款可执行代码和数据的几百戒几 千个字节,这种情况下对几 G 字节的存储空间进行分配和初始化显然是浪费的。

System Verilog 提供了关联教组类型。用来保存稀偿矩阵的元素。 这意味着当你对一 个非常大的地址空间进行寻址时, System Verilog 只为实际写人的元素分配空间。在图 2.4 中, 关联教组只保留 0···3.42.1000.4521 和 200 000 签位置 F 的值, 这样,用来存放这 些值的空间比有 200 000 个条目的定宽成动态数组所占用的空间要小得多。



仿直器可以采用树或哈希表的形式来在效关联教组,但有一定的额外开销。当保在 索引值比较分散的数组时。例如使用 32 位地址或 64 位数据作为索引的数据句,这种额外 开销显然是可以接受的。

关联数组采用在方括号中放置数据类型<sup>①</sup>的形式来进行声明,例如[int]或[Packet]。 例 2, 21 示范了关联数组的声明、初始化和遍历过程。

例 2.21 关联数组的声明,初始化和使用

initial begin

① 也可以受用通配符化为下标准行关算数据的应用、例如 wild(\*) 相以、不能发使用设施过路、因为不 明确指明数据类型会导致很多问题。一个典型的问题是在 foreach 循环中—— 在 foreach (wild[1])中的变量; 究在基什么类型?

```
// 对稀疏分布的元素进行初始化
  repeat (64) begin
    assoc[idx]=idx;
    idx = idx < < 1:
 end
 // 使用 foreach 適用數组
foreach (assoc[i])
  Sdisplay("assoc[%h]-%h",i,assoc[i]);
 // 使用函数遍历数组
 if (assoc.first(idx))
        begin
                              // 得到第一个索引
    do
      Sdisplay ("assoc th = th", idx, assoc idx]);
      while (assoc.next(idx)): // 得到下一个索引
 // 找到并删除第一个元素
 assoc.first(idx):
 assoc.delete(idx);
 $display("The array now has %0d elements", assoc.num);
```

例 2.21 中的关联数组 assoc 具有稀疏分布的元素:1.2.4.8.16 等等。简单的 for 循 环并不能遍历该数组,你需要使用 foreach 循环遍历数组。如果你相控制得更好,可以在 do...while 循环中使用 first 和 next 函数。这些函数可以修改索引参数的值,然后根 根數组長否为空返回0或1.

和 Perl 语言中的哈看教组类似,美联教组也可以使用字符串索引进行寻址。例 2.22 使用字符串索引造版文件,并建立美醛数组 switch,以定理从字符串强数字的除射 有关 字符串的更多细节会在 2.14 节给出。如例 2.22 所示,可以使用函数 exists ()来检查元 素是否存在。如果你试图读取尚未被写入的元素,SystemVerilog 会返回数组类型的缺省 值,例如对于双状态类型是 0,对于四状态类型是 X。

```
例 2.22 使用带字符串索引的关联数组
1+
输入文件的内容如下,
 42 min address
```

```
1492 max address
* /
int switch[string], min address, max address;
initial begin
 int i.r. file:
 string s;
 file = $fopen ("switch.txt", "r");
 while (! Sfeof(file)) begin
   r-Sfscanf(file, "%d %s",i,s);
   switch[s]=i:
Sfclose(file);
// 获取最小地址值,缺省为 0
min address=switch["min address"];
// 获取最大地址值,缺省为 1000
if (switch.exists("max address"))
  max address=switch["max address"]
else
   max address=1000:
//打印数组的所有元素
foreach (switch[s])
   Sdisplay ("switch['%s']=%0d", s, switch[s]);
```

# end 2.6 链 表

System Verilog 提供了链表數据結构,类似于标准模板库(STL)的列表容器,这个容器被定义为一个参数化的类,可以根据用户需要存放各种类量的数据。

虽然 System Verilog 提供了链表,但应该避免使用它。C++程序员也许很熟悉 STL, 但長 System Verilog 的以列更加高效易用。

# 2.7 数组的方法

System Verilog 提供了很多数组的方法,可用于任何一种非合并的数组类型,包括定宽数组,动态数组,队列和关联数组。这些方法有简有繁。简单的如求当前数组的大小,复杂的如对数组进行排序。如果不带参数,则方法中的圆括号可以省略。

control (Authority) in the control operation, delivery materials and presentation

基本的数组缩减方法是把一个数组缩减成一个值,如例 2,23 所示。最常用的缩减方 法是 sum,它对新组中的所有元素求和。这里必须对 SystemVerilog 处理操作位置的规则 十分小心。缺省情况下,如果你把一个单比特数组的所有元素相加,其和也是单比特的。 但如果你使用 32 比特的表达式,把结果保存在 32 比特的变量 里, 与一个 32 比特的变量讲 行比较,或者使用适当的 with 表达式, System Verilog 都会在數组求和的过程中使用 32 比

```
特位寬。关于 with 表达式会在 2, 7, 2 节中描述。
   例 2.23 数组成和
     bit on[10];
                                             //单比特数组
     int total:
     initial begin
     foreach (on[i])
       on[i]-i;
                                            // on[i] 的值为 0 或 1
     // 打印出单比特和
     $display("on.sum=%0d",on.sum);
                                            // on sum=1
     // 打印出 32 比特和
    $display("on.sum=%0d",on.sum + 32"d0);
                                            // on.sum=5
    // 由于 total 是 32 比特变量,所以数组和也是 32 比特
    total = on sum.
    $display("total=$0d".total):
                                            // total=5
    // 将数组和与一个 32 比特数进行比较
    if (on.sum > = 32'd5)
                                            // 条件成立
    $display("sum has 5 or more 1's"):
```

// 使用带 32 比特有符号运算的 with 表决式

多信息可参考 6.10 节。

\$display("int sum = %0d", on.sum with (int'(item))); end

其他的数组缩减方法还有 product(积), and(与), or(或),和 xor(异或)。 SystemVerilog 没有提供专门从数组里随机选取一个元素的方法。所以对于定宽数 组、队列、动态数组和关联数组可以使用Surandom range(Ssize(array)-1)。而对于队列 和动态数组还可以使用Surandom\_range(array.size()-1)。有关Surandom\_range的更 如果無从一个美戰數组中隨机选取一个元素。你需要逐个访问它之前的元素,原因是 沒有办理鄉官接访问與第 N 个元素。例 2.24 示意了如何从一个以整數值作为索引的 关联数但中随机选取一个元素。如果数组是以字符事作为索引,只需要将 idx 的类型改 为 atrino即可。

```
例 2.24 从一个关股数组中随机选取一个元素
int as[int], rang_idx, element, count;
element = Surandom_range (as. size()-1);
foreach(as[i])
if (count+ == element) begin
rand_idx+i; // 保存之联数组的索引
break; // 指语
```

end
\$\display("\delement as[\delement as[\delement] = \delement,

element, rand idx, as [rand idx]);

### 2.7.2 数组定位方法

數组中的最大值是什么? 數组中有没有包含某个特定值? 要想在非合并數组中查找 数据,可以使用數组定位方法。这些方法的返回值通常是一个队列。

例 2.5 使用一个定策数组 [[6]. 一个动态数组 《[和一个队列 《[8]. min 和 max 疏 数能够技能数组中的最小值和最大值。注意,它们返回的是一个队列而非标量。这些方 法也适用于关联数组。方法 unique 返回的是在数组中具有唯一值的队列。即排除掉重复 的数值

tq=q.min(); // {1} tq=d.max(); // {10} tq=f.unique(); // {1,6,2,8}

使用 foreach 循环固然可以实现数组的完全搜索,但是如果使用 SystemVerilog 的定位方法,與只需一个操作便可完成。表达式 with 可以指示 SystemVerilog 如何进行搜索,如何 2.26 所示。

```
例 2.26 数组定位方法:find
int d[] = '{9,1,8,3,4,4},tq[$];
```

```
- 1995 ( Salah ) 1985 ( Salah ) ( 
                                     //找出所有大于 3 的元素
                                 to=d.find with (item > 3);
                                                                                                                                                                                                                                                                                                                                                                                                                                                                          // (9,8,4,4)
                                     7/签数件码
                                     tg.delete():
                                     foreach (d[i])
                                                          if (d[i]>3)
                                                                                       tq.push back(d[i]);
```

// (0,2,4.5) tg=d,find index with (item > 3); // ()-没有找到 tq=d.find first with (item > 99); ta=d.find first index with (item==8); // {2} d[2]=8 tg=d.find last with (item==4); // (4)

tq=d.find last index with (item==4); // (5) d[5]=4

在条件语句 with 中·item 被称为重复参数,它代表了数组中一个单独的元素。item 悬缺省的名字,你也可以指定别的名字,只要在数组方法的参数列表中列出来就可以了。 加侧 2 27 所示。

#### 例 2 27 重复参数的声明

tq=d.find first with (item==4); // 本例的四个语句都是等同的 tq=d.find first() with (item==4); tg=d.find first(item) with (item==4);

tq=d.find first(x) with (x=-4);

例 2.28 示范了几种对数组子集进行求和的方式。第一次求和(total)是先把元素值 与7进行比较,比较表达式返回1(为真)或0(为假),然后再把返回结果与对应元素相看。 所以(9.0.8.0.0.0)的元素和是17。第二次求和(total)顺使用条件操作符?:进行计算。

#### 例 2.28 数组定位方法

int count.total.d[] = '{9.1.8.3.4.4};

count = d.sum with (item > 7); // 2: (9.8) total=d.sum with ((item > 7) \* item); // 17=9+8 count = d.sum with (item < 8); // 4: {1,3,4,4} total=d.sum with (item < 8? item : 0); // 12=1+3+4+4 count = d. sum with (item == 4): // 2: 14.41

当你把数组缩减方法与条件语句 with结合使用时,你会发现惊人的结果,例如 sum 方 法。在例 2,28 中,sun操作符的结果县条件表达式为真的次数。对于例 2,28 的第一个运算 语句来说,总共有两个数组元素大于7(9和8),所以 count 最后得2。

> 返回值为索引的数组定位方法,其返回的队列类型是 int 而非 integer,例如 find index 方法。如果你在这些语句中不小心用错了数据

类型,那么代码有可能通不过编译。

#### 2.7.3 数组的排序

System Verilog 有几个可以改变数组中元素顺序的方法。你可以对元素进行正排序、 进排序,或是打乱它们的顺序,如何 2.29 所示。注意,与 2.7.2 节中的数组定位方法不同 的是,排序方法改变了原始数组,而数组定位方法新建了一个队列来保存结果。

#### 例 2.29 对数组排序

```
int d[] = '{9,1,8,3,4,4};
d.reverse(); // '{4,4,3,8,1,9};
d.sort(); // '{1,3,4,4,8,9};
d.rsort(); // '{9,4,3,1,1,4};
```

reverse 和 shuffle 方法不能带 with 条件语句, 所以它们的作用范围是整个数组。例 2, 30 示范了如何使用子城对一个结构进行排序。结构和合并结构在 2, 10 节会有解释。

#### 例 2.30 对结构数组进行排序 struct packed (byte red, green, blue;) c[];

```
initial begin
c=new[100]; // 分配 100 个像家
foreach(dil)
```

c[i]=\$urandom; // 填上随机数

c.sort with (item.red); // 只对红色(red)像素进行排序

// 先对绿色(green)像素后对蓝色(blue)像素进行排序 c.sort(x) with ((x.green,x.blue));

end

# 2.7.4 使用数组定位方法建立记分板

数组定位方法可以用来建立记分板。例 2.31 定义了包结构(Packet),然后建立了一个由包结构队列组成的记分板。2.9 节会解释如何使用 typedef 创建结构。

#### 例 2.31 带数组方法的记分板 typedef struct packed

```
{bit [7:0] addr;
bit [7:0] pr;
```

bit [15:0] data; } Packet;

Packet scb[\$];

intq=scb.find index() with (item.addr==addr);

case (intq.size())

0: \$display("Addr %h not found in scoreboard",addr);

1: scb.delete(intq[0]); default:

\$display("ERROR: Multiple hits for addr %h",addr);
endcase

endfunction : check addr

例 2.31 中的 check\_addr()函数在记分板里寻找和参数匹配的地址, find\_index() 方法返回一个 int.队列。如果该队列为空(size=0),则说明没有匹配位。如果该队列 有一个成员(size=1),则说明有一个匹配。该匹配元素隆后被 check\_addr()函数删除 地。如果该取到者多个成品(size>1),则说明日冷标用有多个如地址和目标值匹配。

对于包信息的存储,更好的方式是采用类,第5章会有相关介绍。而关于结构的更多 信息可参见 2,10 节。

### 2.8 选择存储类型

下面介绍基于灵活性、存储器用量、速度和排序要求正确选择存储类型的一些准则。 这些准则只是一些经验法则。其结果可能会随着仿直器的不同而不同。

#### 2.8.1 灵活性

如果我们的家引是是转的普良整数 (1,2,3 等,到应该使用设置或动态数组、指数 他的效度在解析已经常应特别产级机 如果等与限序并分析 对重数组制度的 话附近得点态数组、约如、线度可全的数据创始用动态数组和解心。 当你每年处 数数创产程序时 最好使用动态数组,因为只要在元素类型(如 link. string 等) 医配向 情况下,同一个干部产可以处理不再变度的效组。同种类,是元素类型区形。任意长度 的从用部可以传递给于程序。关键数组也可以分为参数传递,那不用考虑整组发症的 品、机之上下海流数别争数分子排序则和微差差差混变的的数组。

当數组索引不規則时。例如对于由隨机數值或地址产生的稀疏分布索引,则应选择关 联數组。关联數组也可以用來对基于內容寻址(content-addressable)的存储器建模。

对于那些在仿真过程中元素数目变化很大的数组,例如保存预期值的记分板,队列是 一个很好的选择。

# 2.8.2 存储器用量

使用双状态类型可以减少仿真时的存储器用量。为了避免浪费空间, 应尽量选择 32

比特的整数倍作为数据仪宽。 仿真器通常会把位宽小于 32 比特的数据存放到 32 比特的 字里,例如:对于一个大小为 1024 的字节数组:如果仿真器把每个元素都存成一个 32 比 特字,则会浪费 3/4 的存储空间。使用合并数组就有助于节省存储空间。

对于具有一千个元素的數组。數组类型的选择对存储器用量的影响不大(除非这种数 组的最非常大)、对于具有一千到一百万个防动元素的数组。定策和动态数组具有最高的 存储器使用效率。如果你需要用到大于一百万个防动元素的数组。那就有必要重新检查 一下算出册参有问题。

因为需要额外的指针。队列的存取效率比定宽玻动态数组稍差。但是。如果你把长度 经常变化的数据集存放到动态存储空间里,那么你需要手工调用 new[]来分配和复制内 存。这个操作的代价会很高,可能会抵消使用动态存储空间所带来的全部好处。

对兆字节量级的存储器建模应该使用关联数组。注意,因为指针带来的额外开销,关 联教组里每个元素所占用的空间可能会比定废政治态数组占用的空间太好几倍。

#### 2.8.3 速度

还应根据每个时钟周期内的存取次数来选择数组类型。对于少量的读写、任何类型 都可以使用,因为即使有额外开销、相比整个 DUT 也会显得很小。但是如果数组的操作 得期售。则参照的变度和来到最合变组很差量。

因为定宽和动态数组都是被存放在连续的存储器空间里,所以访问其中的任何元素 新时福相嗣,而与数组的太小无关。

队列的该写道度与宽定成功态数组基本相当。队列省尾元素的存取几乎投有任何额 外开销。而在队列中向插入成割除元素前需要对很多其他元素进行覆移以便腾出空间。 当你需要在一个报长的队列里插入新元素时。你的圆试程序可能会变得很慢。这时最好考 或变变新无态的存储方式。

对关职数组进行谈写时,仿真器必须在存储器里进行搜索。System Verilog 的语言参 考手册里并没有阐明这个过程是如何完成的,但最常用的方法是使用哈希表和柯型结构。相比其他类型的数组,这要求更多的运算量,所以关联数组的存取速度是最慢的。

#### 2.8.4 排序

由于 SystemVerilog 能够对任何类型的一维数组(定宽、动态、类联数组以及队列)进 行排序,所以你应接限器数组中元素增加的物质影程度来选择数组的类型。如果元素是一 次性全部加入的话,则选择定宽成动态数组,这样你只需对数组进行一次分配。如果元素 是逐个加入的话,则选择队列,因为在队列前径加,元素的效率偏离。

如果数据的值不能被且接在另一例如13.013.50.那么你可以使用灰板敷用用水 东省位各种作为索引。使用于影好;12st.next.和prev可以从数值中查找某个特定值并 进而规则它的何邻值。因为被查检查从跟键接的,所以可以但容易越同时找到此当前值 大的信仰小的信息、天果数组和电表也聚支持对无索的删除操作。相比之下,天果数组通 或给金索引的方式未停后来是怎么性被要使的条

例如,你可以使用一个关联数组来存放预期的 32 比特数值。数值生成后便直接写人索引的位置。如果想知道某个数值是否已被写入,可以使用 exists 函数来检查。如果不

需要某个元素时,可以使用 delete 把它从关联

#### 2.8.5 选择最优的数据结构

- 以下是针对数据结构选择的一些建议。
- (1) 网络数据包。特点,长度固定,顺序存取。针对长度固定或可变的数据包可分别 采用完富或动态数组。
- (2) 保存期望值的记分板、特点,仍真前长度未知,按值存取,长度经常变化,一般情况下可使用队列,这样力度位负其同间还续指加和侧限元素、如果体能能为每年本地一个固定的每个例如12,33-m。是公司把意义全局作为规则的索引,如果事务涉及的全部是随机数值,那么只能把它訂压人队列中并从中搜索特定的值。如果记分板有数百分元素,而且需要经常在元素之间进行增勤操作。则使用关联数组在速度上可能会快一些。
- (3) 有序结构。如果数据按照可预见的顺序输出、那么可以使用队列;如果输出顺序 不确定、则使用关联数组。如果不用对记分板进行搜索、那么只需要把预期的数值存入信 赖(mailbox)、如 2.6 节所示。
- (4) 对超过百万个条目的特大容量存储器进行建模。如果你不需要用到所有的存储 空间,可以使用灾夷数组实现能做存储。如果你确实需要用到所有的存储空间,故试有提 存成,如此证可以减少数据的使用量,如果还有问题,请确保使用的是双状态的 32 比特合 并数据。
- (5) 文件中的命令名或操作码。特点,把字符串转换成固定值。从文件中读出字符串,然后使用命令名作为字符串索引在关联数组中查找命令名或操作码。
- 在第5章(OOP基础(面向对象编程)中还会涉及指向对象的句柄数组。

# 2.9 使用 typedef 创建新的类型

typedef 语句可以用来创建新的类型。例如,你要求一个算术逻辑单元(ALU)在编 证明的配置,以适应总比特,16比特,24 化转成 22 比特等不同位置的操作数,在 Verilog 中,依可以为操作数的位置和影例分别定义一个宏(macro)。如侧 2.32 玩示。

#### 例 2.32 Verilog中用户自定义的类型宏

// 老的 Verilog 风格

'define OPSIZE 8
'define OPREG reg ['OPSIZE-1:0]

'OPREG op a.op b;

这种情况下,你并没有创建新的类型,而只是在进行文本替换。在 System Verilog 中, 采用下面的代码可以创建新的类型。本书约定,所有用户自定义类型都带后缀"t"。

#### 例 2.33 SystemVerilog中用户自定义委利

// 新的 SystemVerilog 风格

```
parameter OPSIZE=8;
typedef reg [OPSIZE-1:0] opreg_t;
```

opred t op a.op b;

一般来说。即使数据位宽不匹配、例如值被扩展或截断、System Verilog 都允许在这些基本类型之间进行复制而不会给出警告。

注意,可以把 parameter 和 typedef语句放到一个程序包(package)里以使它们能被 整个设计和测试平台所共用,如 4.6 节所示范的那样。



用户自定义的最有用的类型是双状态的 32 比特的无符号整数。在题 试平台中·很多数值都是正整数 例如字段长度或事务次数,这种情况下如 果定义有符号整数被会出问题。把对 uint 的定义放到通用定义程序包 中,这样做可以在位集程序的任何地方使用它。

例 2.34 uint 的定义

typedef bit [31:0] uint; // 32 比特双状态无符号数 typedef int unsigned uint; // 等效的定义

对新的数组类型的定义并不是很明显。你需要把数组的下标放在新的数组名称中。 例 2.35 创建了一种新的类型、fixed\_array5、它是一个有着 5 个元素的定宽数组。例 2.35 搜着声明了一个软件类别的数组并提行了初始化。

#### 例 2.35 用户自定义数组举型

typedef int fixed\_array5[5]; fixed\_array5 f5; initial begin

foreach (f5[i]) f5[i]=i;

end

# 2.10 创建用户自定义结构

Verilog 的最大缺陷之一是没有数据结构。在 SystemVerilog 中衛可以使用 struct 前的创建结构。跟 C语言类似。但 struct 的功能比束少,所以还不知直接在测试平台中 使用类,这一点在第5章中全有详述。 政律 Verilog 的模块 (modulo 中间时也括数据 信 号)和代例(always/initial 代码块及子程序)一样。类里面也包含数据和程序。以便于调试 和重用。 struce 只是把数据组织到一起。如果់中可以操作数据的程序。以使已通过 次了一半的问题。

由于 struct 只是一个数据的集合,所以它是可综合的。如果你想在设计代码中对一个复杂的数据类型进行建模,例如像素,可以把它放到 struct 里。结构可以通过模块端

口进行传递。而如果你想生成带约束的随机数据,那就应该使用类了。

### 2 10.1 使用 struct 创建新类型

你可以把若干变量组合到一个结构中。例 2.36 创建了一个名为 pixel 的结构,它有 三个无符号的字节变量,分别代表红,绿和蓝。

例 2.36 创建一个 pixel 类型

struct (bit [7:0] r.g.b:) pixel:

例 2.36 中的声明只是创建了一个 pixel 变量。要想在端口和程序中共享它,则必须 创建一个新的类型,如例 2.37 所示。

#### 例 2.37 pixel 结构

typedef struct {bit [7:0] r,g,b;} pixel\_s;
pixel\_s my\_pixel;

在 struct 的声明中使用后缀"\_s"可以方便用户识别自定义类型, 第化代码的共享和 重用过程。

# 2.10.2 对结构进行初始化

你可以在声明或者过程赋值语句中把多个值赋给一个结构体,就像数组那样。如例 2.38 所示,赋值时要把数值放到带单引导的大括号中。

#### 例 2.38 对 struct 类型进行初始化

initial begin

typedef struct (int a;

byte b:

shortint c:

int d; } my struct s;

my struct s st = '{32'haaaa aaaad,

8'hbb, 16'hcccc.

321bdddd dddd):

Sdisplay("str=%x %x %x %x ",st.a,st.b,st.c,st.d);

# 2.10.3 创建可容纳不同类型的联合

在硬件中, 專存器里的某些位的含义可能与其他位的值有关。例如,不同的操作码对 庭的处理器指令格式电局, 帶立 時轉作數的指令,它在操作數位置上存故的是一个常 量。數數指令对这个立即數的译明結果会与浮点指令大不相同。例 2.39 把整數 1 和实 數 作 好故何一位置上。 typedef union ( int i; real f; ) num u;

num u un;

up.f=0.0: // 把数值设为浮点形式

这里,使用后缀" u"来表示联合类型。



如果需要以若干不同的核式对同一寄存器进行頻繁读写时。联合体相 当有用。但是,不要滥用, 尤其不要仅仅因为想节约存储空间就使用联合。 与结构相比,联合可能可以节省几个字节,但是付出的代价却是必须创建

并维护一个更加复杂的数据结构、如 8.4.4 节中所提到的、使用一个带刺 别变量的简单类可以达到同样的效果。这个判别变量的好处在于它标明了需要处理的截 据类型,据此可以对相应字段实施读、写和随机化等操作。假如你只需要一个数组,并想 使用所有的比特来提高存储效率,那使用 2.2.6 节中介绍的合并数组是限合适的。

#### 2.10.4 合并结构

System Verilog 提供的合并结构允许对数据在存储器中的排布方式有更多的控制。合 并结构是以连续比特集的方式存放的,中间没有闲置的空间。例 2.37 中的 pixel 结构使 用了三个数值,所以它占用了三个长字的存储空间,即使它实际只需要三个字节。你可以 指定把它合并到尽可能小的空间里。

例 2.40 会并结构

typedef struct packed (bit [7:0] r.g.b;) pixel p s;

pixel p s my pixel;

当秦朝减少存储器的使用量或存储器的部分位代表了數值时。可以使用合并结构。 例如,可以把若干个比特域会并成一个寄存器,也可以把操作码和操作数合并在一起来包 含轄个价理器指令.

#### 在合并结构和非合并结构之间讲行选择

当在合并和非合并结构体间选择时,必须考虑结构通常的使用方式和元素的对齐方 式。如果对结构的操作得赖繁、例如需要经常对整个结构体进行复制,那么使用合并结构 的效率会比较高。但是,如果操作经常是针对结构内的个体成员而非整体,那就应该使用 非合并结构。当结构的元素不按字节对齐,或者元素位宽与字节不匹配,又或者元素县外 理器的指令字时,使用合并和非合并结构在性能上的差别会更大。对合并结构中尺寸不 规则的元素进行诗写,需要移位和屏蔽操作,代价很高。

#### 类型转换 2.11

System Verilog 数据类型的多样性意味着你可能需要在它们之间讲行转换。如果源夺 量和目标变量的比特位分布空全相間,侧加整数和枚举举形,那它们之间可以直绕相互赋 值。如果比特位分布不同。例如字节数组和字数组、则需要使用流操作符对比特分布重新

### 2.11.1 静态转换

静态转换操作不对转换值进行检查。如例 2,41 所示,转换时指定目标类型,并在需 要转换的表达式前加上单引号即可。注意, Verilog 对整数和实数类型,或者不同位宽的向 量之间进行隐式转换。

```
例 2.41 在移型和实型之间进行静态转换
```

real r:

// 转换总非强制的

i= int '(10 0=0 1). r=real'(42): // 转换是非强制的

# 2.11.2 动态转换

动态转换函数 Scast 允许你对越界的数值进行检查。相关内容可参见 2, 12, 3 节中对 干拘举举刑的解释和示例.

#### 2.11.3 流操作符

流操作符《和 》 用在赋值表达式的右边,后面带表达式、结构或数组。流操作符用 于把其后的数据打包成一个比特流、操作符 >> 把数据从左至右变成流,面《则把数据从 右至左变成流,如例 2.42 所示。你也可以指定一个片段 宽度,把源数据按照这个宽度分 段以后再转变成治。不能格比特流结果直接赋给非合并教组,而应该在赋值表达式的左 边使用流操作符把比特流拆分到非合并数组中。

#### 例 2.42 基本的流操作

initial begin

int he

bit [7:0] b. q[4]. 1[4] = '(8'ba. 8'bb. 8'bc. 8'bd);

bit [7:0] q,r,s,t;

h= (>> (111): h={<<{1}}};

> h={<br/>byte {i}}; q={<byte {i}};

b-{<{8'b0011 010111;

b={<4 {8'b0011 0101}}; (> (q,r,s,t))=1; h= (>> (t.s.r.a)):

end

// CaObOcod- 把数组打包成整型

// b030d050 位例序

// 0d0c0b0a 字节倒序 // 0d,0c,0b,0a 拆分成数组

// 1010 1100 位倒序 // 0101 0011 半字节倒序

// 把 i 分散到四个字节变量里

// 押字背集中到 h 里

44 第2章 数据类型 TO BEFORE AND THE PROPERTY OF THE PROPERTY OF

也可以使用很多连接符(1)来完成同样的操作,但是直操作符用起来会更简洁并且易 干阅读。

如果需要打包或拆分数组,可以使用液操作符来完成具有不同尺寸元素的数组间的 转换。例如,你可以将字节数组转换成字数组。对于定宽数组、动态数组和队列都可以这 样。例 2.43 示范了队列之间的转换,这种转换同时也适用于动态数组。数组元素会根据 雲蓼自动分配。

#### 侧 2 43 使用液操作符进行队列间的转换

```
initial begin
 hit [15:0] wo[s]= (16:h1234.16:h5678):
 bit [7:0] ba[$];
 // 把字数组转换成字节数组
 bg = (>> (wg));// 12 34 56 78
 // 把字节数组转换成字数组
 bg=(8'h98,8'h76,8'h54,8'h32);
```

wn= (>> (hm)) 1// 9876 5432

end

着细下标失配是在数组间进行液操作财需见的错误。看细声明中的 下标[256]等同于[0:255]而非[255:0]。由于很多数组使用[high:low] (由高到低)的下标形式进行声明。使用流播作把它们的催赋给带「size」 下标形式的数组,会造成元素倒序。同样,如果把声明形式为 bit [7:0] src [255:0]的非 合并数组使用流操作媒值给声明形式为 bit [7:0] [255:0] dat 的合并数组,则数值的颗 序会被打乱。对于合并的字节数组,正确的声明形式应该是 bit [255:0] [7:0] dst.

液操作符也可用来絡结构(例如,ATM信元)打包或拆分到字节数组中。在例 2.44 中 使用液棒作把结构转换成动态的字节数组、伏后字节数组又被反讨要转换或结构。

#### 例 2.44 使用液操作符在结构和数组同进行转换

initial begin typedef struct (int a: byte b; shortint c; int d; } my struct s; my struct s st = '{32'haaaa aaaa, 8'hbb. 16'hecce.

32 hdddd ddddl i byte b[];

```
// 絡结构转棒或字节数组
b={>> {st}};// {aa aa aa aa bb cc cc dd dd dd dd}}
// 格字节数组转换或结构
b = '(8'h11.8'h22.8'h33.8'h44.8'h55.8'h66.8'h77.
     8'h88,8'h99,8'haa,8'hbb};
st = (\gg (b))_2// st = 11223344.55.6677.8899aabb
```

# 2.12 枚举类型

end

在学会使用枚举举型之前,你只能使用文本宏。宏的作用范围太大,而且大多数情况 下对于调试者是可见的。枚举创建了一种强大的变量类型,它仅限于一些特定名称的集 会,例如指令中的操作码或者状态机中的状态名。例如,使用 ADD, MOVE 或 ROTW 汶 些名称有利于编写和维护代码,它比直接使用 8 h01 这样的常量或者宏要好得多。定义 常量的另一种方法是使用参数。但参数需要对每个数值进行单项的定义。而构举举形起 能够自动为列表中的每个名称分配不同的数值。

最简单的枚举类型声明包含了一个常景名称列表以及一个或多个变量。如例 2.45 所 示。通过这种方式创建的是一个匿名的枚举类型,它只能用于这个例子中声明的变量。

```
例 2.45 一个简单的枚举类型
enum (RED. BLUE, GREEN) color:
```

例 2.46 枚举类型

创建一个署名的枚举类型有利于声明更多新变量,尤其是当这些变量被用作子程序 参数或模块端口时,你需要首先创建的举举形。然后再创建相应的审量,使用内建的 name()函数,你可以得到枚举变量值对应的字符串,如例 2,46 所示。

```
// 创建代表 0,1,2 的数据类型
typedef enum (INIT.DECODE.IDLE) famatate e:
fsmstate e pstate, nstate;
                                // 声明自定义类型变量
initial begin
  case (pstate)
                                // 数据缺值
     IDLE: nstate=INIT:
     INIT: nstate = DECODE;
     default: nstate=IDLE:
  andrasa
  $display("Next state is %s",
            nstate.name());
                                // 显示状态的符号名
end
```

这里,使用后缀"e"来表示枚举类型。

#### 2.12.1 定义枚举值

枚举值缺省为从 0 开始递增的整数。你可以定义自己的枚举值。例 2.47 中使用 INIT代表缺省值 0,DECODE代表 2,IDLE代表 3。

#### 例 2.47 指定枚差值

typedef enum {INIT,DECODE=2,IDLE} fsmtype e;

枚举常量,如例 2,47 中的 INIT,它们的作用范围规则和变量是一样的。因此,如果你 在不同的枚举举型中用到了同一个枚举常量名,例如把 INIT 用于不同的状态机中,那么 你必須在不同的作用城里市限它们,例如模块,程序块,涵敷和类。



如果没有特别指出,枚举类型会被当成 int 类型存储。由于 int 类 型的缺省值是 0, 所以在给枚举常量赋值时务必小心。在例 2.48 中, position会被初始化为 0,这并不是一个合法的 ordinal e 变量。这种 情况是语言本身所规定的,而非工具上的缺陷。因此把 0 指定给一个枚举常量可以避免

例 2.48 指定枚举值,不正确

这个错误,如例 2.49 所示。

typedef enum (FIRST=1.SECOND.THIRD) ordinal e:

ordinal e position; 例 2.49 指定均举值, 正确

typedef enum (BAD 0=0,FIRST=1,SECOND,THIRD) ordinal ex ordinal e position;

### 2.12.2 枚举类型的子程序

System Verilog 提供了一些可以遍历枚卷巻型的函数。

- (1) first()返回第一个枚举索量:
- (2) last()返回最后一个枚举常量。
- (3) next () 返回下一个枚卷常量。 (4) next (N) 返回以后第 N 个枚举常量。
- (5) prev()返回前一个枚举夸量。
- (6) prev(N)返回以前第 N 个枚举变量。
- 当到达枚举常量列表的头或尾时,函数 next 和 prev 会自动以环形方式修同。

注意,要在 for 循环中使用变量来遍历枚举类型中的所有成员并非易事。你可以使 用 first 访问第一个成员,使用 next 访问后面的成员。问题在于如何为循环设置终止条 件。如果使用 current!=current.last,则循环会在到达最后一个成员之前终止。如果 使用 current<=current.last,则会造成死循环,因为 next 给出的值永远也不会大于最 后一个值。这类似于 for 循环的步长为 0.3. 而循环变量定 2 为 [1:0]。所以循环永远不会 退出.

#### 6012.50 遍历所有构举成员

```
typedef enum (ERCS, BLUE, GREEN) color_e;
color_e color;
color-eclor.first;
do
begin
Sdisplay("Color=%0d/%s",color,color.name);
color=color.next;
```

end while (color!=color.first):// 环形络同时關宗成

### 2.12.3 枚举类型的转换

枚举类型的缺省类型为双状态 int. 可以使用简单的鞣值表达式把枚举变量的值直接联给电焊等变量如 int. 但 System Verilog 不允许在沒有进行显式类型转换的情况下把整型变量解的枚举变量。System Verilog 要求显式类型转换的目的在于让你意识到可能存在的数值根据情况。

#### 例 2.51 整型和枚举类型之间的相互赋值

```
typedef enum (RED, BLUE, GREZH) COLOR E;
COLORE E color, c2;
int c;
intial begin
color=BLUE; // 載一个已知的合独值
c=color; // 持枚苹果原料碳度整型 (1)
```

c++; // 整型递增(2)
if (! \$cast(color,c)) // 将整型显式转换间枚举类型
\$display("Cast failed for cm %0d",c);

\$display("Color is %0d /%s",color,color.name);

c++; // 3 对于枚举类型已经越界 c2=COLOR\_E\*(c); // 不做类型检查 \$display("c2 is %0d/%s",c2,c2.name);

end 在例 2.51 中.\$cast 被当成函数进行调用,目的在于把其右边的值额给左边的量。 如果赋值成功.\$cast()返回 1. 如果因为数值结界而导致赋值失败,则不进行任何赋

值, 藏敬返回 0. 如果把Scast 当成任务使用并且操作失败, 则 SystemVerilog 会打印出 情景信息。 依也可以像例 2.51 所示的那样使用 type' (val) 进行类型转换,但这种方式并不进行 任何类型检查,所以转换结果可能会越界。例如,在例 2,51 中进行静态类型转换以后,赋 给 c2 的值实际上已经越界。所以应该尽量避免使用这种方式。

# 2.13 常量

SystemVerilog 中有好几种类型的常量。Verilog 中创建常量的最典型的方法是使用 文本宏。它的好处是。宏具有长局作用范围并且可以用于位更和类型定义。它的缺点同 样是因为宏具有全局作用范围,在外只需要一个局部常量时可能会引发冲突。此外,宏定 文章等使用""等码、这样少少能够够强强因限和扩展。

在 System Verlios 中, 急數可以在契約包里声明, 因此可以在多个概矩中其同使用, 这种方式可以特換稅 Verliog 中很多用来表示需量的宏、你可以用 typoded 末轉換排鄰 老草而足練的架、其次还可以选择 parameter, Verliog 中的 parameter, 丹发有严格的变 服界定, 而且其作用度間仅限于单个模块里、Verliog 2001 增加了审美型的 parameter, 但此其解的使用服用价格的概率了并非每一步与加一。

SystemVerilog 也支持 const 修饰符,允许在变量声明时对其进行初始化,但不能在过程代码中改变其值。

#### 例 2.52 const 变量的声明

```
initial begin
const byte colon=":";
```

end

在例 2.52 中·colon 的值在 initial 块开头就被初始化。const 作为子程序参数的 情况将在下一章的例 3.10 中给出。

# 2.14 字符串

如果你看觉使用过 Verliog 中的 ceg 变量条度存字有中,那么依例变的直套整合站 来、System Verliog 中的 extring 是百以用来保存长度可变的字符串。 弗个字符是 byte 类型。长度为 N的字符中一元素每5以 5到 N一, 往 他, 原 语言不一样的点,字符中 的结成并不每条识符 mull, 房有套盆使用字等"心的操作器合被影影"。字符申使用场态的 存储方式,我以另相心存储室间全分都形态。

例2.53 示范了与字符单相关的几典操作。函数 getc(70 延嗣位置 N上的字节。toupper返回一个所有字符大写的字符串、tollower返回一个小写的字符串。大新号/用于串 接字符串。任务 putc(M, C)把字节 c 写到字符串的 M位上。M 必須介于 0 和 len. 所給出的 长度之间。 高数 substrictart, endl 提取出从位置 start 到 end 之间的所有字符。

例 2.53 字符串方法

string s;

```
s-"IEEE ";
```

Sdisplay(s.getc(0)); \$display(s.tolower());

// 暴示・73 (\*T\*) // 基示:ieee // 格容格容为!-!

s.putc(s.len()-1,"-"); s= (s. "P1800"):

Sdisplay(s.substr(2,5));

// "IEEE- P1800" // 显示.PE-P

#### // 创建临时字符串,注意格式

my log(Spsprintf("%s %5d",s,42)); end

task my log(string message);

// 把信息打印到日志里

\$display("@%0t: %s",\$time,message); endtaek

稍加留意便可发现动态字符串的用处有多大。在别的语言如 C 里,你必须不停地创 建临时字符串来接收函数返回的结果。在例 2.53 中,函数 \$psprintf() 替代了 Verilog-2001 中的函数Seformat ()。这个新函数返回一个格式化的临时字符串,并且可以直接传 递给其他子程序。这样你就可以不用定义新的临时字符串并在格式化语句与函数调用过 程中传递议个字符串。

# 2.15 表达式的位置

在 Verilog 中,表达式的位宽是造成行为不可预知的主要源头之一。例 2,54 使用四 种不同方式实现 1+1。方式 A使用两个单比特变量,在这种精度下得到 1+1=0。方式 B 由于賦值表決式的左边有一个8比特的变量,所以其籍度長8比特,得到的结果長1+1= 方式 C采用一个啞元常數强迫 SystemVerilog 使用 2 比特精度。最后,在方式 D中,第 一个值在转换符的作用下被指定为2比特的值,所以结果是1+1=2。

# 侧 2.54 表达式位宽依赖于上下文

bit [7:0] b8:

bit one=1'b1; //单比特 // A: 1+1=0 \$displayb(one+one):

b8 = one + one; \$displayb(b8): // B: 1+1-2

\$displayb (one + one + 2\*b0);

// C: 1+1-2.使用了常量

Sdisplayb(2'(one)+one):

// D: 1+1-2, 采用彈制率用转换

有一些技巧可以避免这个问题。首先、避免像上例中方式 A 那样由于提出造成精度 受损的情况。也可以使用临时变量 像上例中的 b 8 都样,以得到期望的位策。或者,可以 另外加入其他的值去强制获取最小情度,就像上例中的 b 2 b 0. 最后,在 System Verilog 中, 还可以避过对业量进于强制转换以迟到期望的精度。

### 2.16 结束语

System Veriloa 提供了提多套的数据聚型和结构、提相体可以在安高的抽象及处上编 写测试平台、调不用用心化特误次的表示问题。从列加温含用于母植记分板。体切以在上 简频策地增加成剔除数据。动态数组允许你在程序运行时再准定数组宽度,为商试平台 提供了提大的灵活性、失英数组可用于稀藏存货槽一些只有单一来引的记分板。枚举类 影型出创建具水香能划未被接体积价行到更使于逐步

但你不应该满足于使用这些数据结构来写测试程序。第5章里所讲述的 SystemVerilog 的 OOP 特性将帮你在更高抽象层次上设计代码,进而提高代码的稳健性和可重用性。



# 过程语句和子程序

在做设计验证时,需要写很多代码,其中大部分在任务和函数里面。SystemVerilog 在议方而增加了许多改讲使得它更接近 () 语言, 从而使代码的编写变得更加容易, 尤其 是在处理参数传递上。如果你有软件工程方面的背景知识,那肯定会对这些改进感到很 熟悉。

#### 3 1 讨程语句

SystemVerilog 从 C 和 C++中引入了很多操作符和语句。你可以在 for 循环中定义 循环变量,它的作用范围仅限于循环内部,从而有助于避免一些代码漏洞。自动递增符 "++"和自动递减符"--"既可以作为前缀,也可以作为后缀。如果在 begin 或 fork 语句 中使用标识符,那么在相对应的 end 或 join 语句中可以放置相同的标号,这使得程序块 的首尾匹配更加容易。你也可以把标识符放在 System Verilog 的其他结束语句里,例如 endmodule, endtask, endfunction 以及本书将介绍的其他语句。例 3.1 展示了一些新的 语法结构。

```
例 3.1 新的过程语句和操作符
initial
  integer array[10], sum, i;
```

begin:example

```
// 在 for 语句中声明 i
for (int i = 0: i < 10: i + 1)
   array[i]=i;
// 把数组里的元套相加
sum=arrav[9];
1=8:
                            // do...while 循环
do
                            // 92 fm
  sum+-arrav[i];
while (j--);
                            // 判断 i=0 是否成立
```

```
$display("Sum=$4d",sum); // $4d-指定宽度
end:example // 结束标识符
```

SystemVerilog 为循环功能增加了两个新语句。第一个是 continue.用于在循环中 跳过本轮循环剩下的语句面直接进入下一轮循环。第二个是 break.用于终止并跳出 循环

循环。 例 3.2 中的循环使用 Verilog-2001 中的文件输入输出系统任务从一个文件中读取命令。如果该到的命令只是一个空行,则执行 continue 语句,就过对这个命令的任何进一步步舞。如果该到的命令是"clone",代码将会执行 break发止循环。

```
例 3.2 在读取文件时使用 break 和 continue
```

initial begin

# 3.2 任务、函数以及 void 函数

在 Verilog 中。任务(task)和高数(function)之间有很明显的区别。其中最重要的一点 是。任务可以消耗时间面高数不能。高数里面不能带有诸如 = 100 的时延语句或诸如 e (posedge clock)、wait (ready)的阻塞语句。也不能得用任务。另外、Verilog 中的函数必 邻石面间。由这两個公园牵钩用,他如用调整价值中。

SystemVerilog 对这条限制稍有放宽,允许函数调用任务,但只能在由 fork...join\_ none 语句生成的线程中调用,7.1 节中有这方面的介绍。



end

52

如果你有一个不須耗时间的 SystemVerilog任券,你应该把它定义成 void面数,这种函数没有返回信。按书它就能被任何任务或函数所调用 了。从最大灵活性的角度考虑。所有用于调试的子程序都应该定义成 void函数而非任务。以便于被任何其依任务或函数所调用。例3.3 可以

输出状态机的当前状态值。

#### 侧 3 3 用于训试的 void 函数

function void print state(...);

Sdisplay("9%Ot: state=%s", Stime, cur state.name()); andfunction

在 System Verilog 中,如果你想调用函数并且忽略它的返回值,可以使用 void 进行结 果转换,如例 3.4 所示。有些仿真器,如 VCS,允许你在不使用上述 void 语法的情况下忽 略返回值。

#### 例 3.4 忽略函数的返回值 void'(Sfscanf(file,"%d",i));

#### 任务和函数概述 3. 3

System Verilog 在任务和函数上做了一些小改进, 使得它们看起来更像 C 或 C++的 程序。一般情况下,不带参数的子程序在定义或调用时并不需要带空括号()。为清楚起 □、本共对此种情形的子程序将全部带括号。

# 在子程序中去掉 begin...end

在 System Verilog 中,你可能会注意到的第一个改进就是,begin...end 块变成可选 了,而在 Verilog-1995 中期对单行以外的子程序都是必须的。如例 3.5 所示,task/endtask 和 function/endfunction 的关键词已经足以定义这些子程序的边界了。

#### 例 3.5 不带 begin...end 的简单任务

task multiple lines; Sdisplay("First line");

Sdisplay("Second line"):

endtask : multiple lines

# 3.4 子程序参数

System Verilog 对子程序的得多改讲使参数的声明变得更加方便,同时也扩展了参数 的传递方式。

### 3.4.1 C语言风格的子程序参数

SystemVerilog 和 Verilog-2001 在任务和函数参数的声明上更加简洁,更少重复。例 3,6 中的 Verilog 任务要求对一些参数进行两次声明,一次是方向声明,另一次是类型声明。

### 99 3.6 Verilog-1995 的子程序参数

task mytask2:

[31:0] x,

output req [31:0] x:

```
input
...
```

而在 System Verilog 中, 你可以采用简明的 C 语言风格, 如例 3.7 所示。但注意必须 你用通用的输入类型 logic。

y;

#### 侧37 c语言网络的子程序参数

```
task mytaskl (output logic [31:0] x,
input logic y);
```

endtask

#### 3.4.2 参数的方向

在声明子程序参数方面还可以有更多的便能。因为缺省的类型和方向是"logic 输 人",所以在声明类似参数时可不必重复。例 3.8 所示为采用 SystemVerilog 的数据类型。 但以 Verilog-1995 的风格编写的一个子程序头。

#### 例 3.8 带 Verilog 风格的繁冗的子程序参数 task T3:

```
input a,b;
logic a,b;
output [15:0] u,v;
bit [15:0] u,v;
```

endtask

可以把它重写成例 3.9 的形式。

# 例 3.9 带缺省类型的子程序参数

task T3(a,b,output bit [15:0] u,v);

参数。和 b 是 1 比特宽度的 logic 输入、参数 u 和 v 是 16 比特宽度的 bit 类型输出 尽管有法律简洁的编型方式。但不建议使用这种方式,因为如同 3.4。6 节中解释的那样 这种方式将使代码逐生一些相小而难以发现的漏洞。所以建议对所有子程序参数的声明 都份十多形和方向。

#### 3.4.3 高级的参数类型

Verilog 对参数的处理方式很简单:在子程序的开头把 input 和 inout 的值复制给本 地变量:在子程序进出时到复刻 output 和 inout 的值。除了标量以外,没有任何把存储 器传递给 Verilog 子程序的办法。

在 System Verilog 中, 參數的传递方式可以指定为引用而不是复制。这种 ref 參數卷

型比 input,output 或 input 更好用。首先。你现在可以把数组传递给子程序。

### 例 3.10 使用 ref 和 const 传递数组

function void print checksum (const ref bit [31:0] a[]); bit [31:0] checksum=0; for (int i=0:i<a.size():i++) checksum ^=a[i];

Sdisplay ("The array checksum is %0d", checksum); endfunction

SystemVerilog 允许不带 ref 进行数组参数的传递,这时数组会被复制到堆栈区里。 这种操作的代价得高,除非是对特别小的数组。 System Verilog 的语言参考手册(LRM) 規定了 ref 参數只繳被用干帶自动存储的子

程序中。如果你对程序或模块指明了 automatic 属性,则整个子程序内部都是自动存储 的。3.6节中有关于存储的更多细节。 例 3 10 也用到了 const 條條符。其结果基,虽然數组亦量 a 指向了调用程序中的數

组,但子程序不能修改数组的值。如果你试图改变数组的值,编译器将报错。



型子程序改变数组的值,可以使用 const ref 类型。这种情况下,编译器 会进行检查以确保数组不被子程序修改。 ref参数的第二个好处是在任务里可以修改变量而且修改结果对调 用它的函数随时可见。当你有若干并发执行的线程时,这可以给你提供一种简单的信息

由子程序传递数组财应尽量使用 ref 以获取最佳性能。如果你不希

传递方式。更多细节可参考第7章关于使用 fork-join 的介绍。 在侧3.11中。—目 bus, enable 有效。初始化块中的 thread2 块马上就可以获取来自 存储器的数据,而不用等到 bus read 任务完成总线上的数据处理后返回,这可能需要若 于个时钟周期、由于参数 data 是以 ref 方式传递的,所以只要任务里的 data 一有变化。 8 data 语句就会触发。如果你把 data 声明为 output,则8 data 语句就要等到总线处理完 成后才能触发,

# 例 3.11 在多线程间使用 ref

logic [31:0] addr. task bus read(input ref logic [31:0] data);

// 请求总线并驱动地址

bus.request = 1'b1; @(posedge bus.grant) bus.addr = addr;

# // 等待来自存储器的数据

@(posedge bus.enable) data=bus.data;

// 释放总线并等待许可

```
bus.requent="1"bD/)
@(negedge bus.grant);
endtask .

logic[31:0] addr.data;

initial
fork
bus_read(addr.data);
thread2: begin
@data://信贷期变化时触及
Sdisplay("Read th from bus",data);
end
```

#### 3.4.4 参数的缺省值

消费试程序每来越复加+,场可能希望在不破环亡者代码的相反下增加额外的控制 在例 3.10 的高数里。可能想把数组中间部分元素的校验和打印出来。但是又不需型改写 代码,为该还裁例用增加额外的参数。在200mm Verlog 中,可以分参数指定一个转弯 值。如果在测用时不指用参数,则使用接着低。例 3.12 为 p txit\_checksum 商款增加了 10 m 4 htsn 用 + 6 % 这样依然能够打印出您定值用的数值内容的使到

```
例 3.12 带缺省参数值的函数
```

print checksum(a,2,4);

```
function void print_checksum (ref bit [31:0] a[],
imput bit [31:0] low=0,
imput bit [31:0] low=0,
imput int high=-1];
bit [31:0] checksum=0;
if (high=-1lhigh)>=a.size(!)
high=a.size(!-1;
for (int i=low;i=nigh;i++)
checksum=a[1];
dsizplay("The array checksum is %00",checksum);
endfunct ion.
```

你可以使用如例 3.13 所示的方式调用这个函数。注意,第一个调用对两种形式的 print\_checksum 子程序都是可行的。

// a[2:4]中所有元素的校验和

// 从 1 开始 print checksum(a,1);

// a[0:2]中所有元素的校验和 print checksum(a,,2);

// 编译错误:a没有缺省值 print checksum();

他用一1(或其他任何裁界值)作为缺省值,对于获知调用时是否有指定值,不失为一 个好方法.

Verilog 中的 for 循环总是在执行初始化(int i=low)和条件测试(i<=hiqh)之后再 开始循环、所以,如果你不小心把一个大干 high 或數组實度的數值传递给 low,那么 for 循环的循环体将不会被执行。

#### 3.4.5 采用名字讲行参数传递

你也许已经注意到,在 System Verilog 的语言参考手册(LRM)中,任务或函数的参数 有时被称为端口"port",就跟模块的接口一样。如果有一个带着许多参数的任务或函数, 其中一些参数有缺省值,而你又只想对它们中的部分参数进行设置,那么可以通过采用类 似 port 的语法指定子程序参数名字的方式来指定一个子集,如例 3.14 所示。

#### 侧 3.14 采用名字讲行参数传递

task many (input int a=1,b=2,c=3,d=4);

\$display("\$0d \$0d \$0d \$0d",a,b,c,d); endtask

// abcd

initial begin many (6, 7, 8, 9); // 6789指定所有值

many(); // 1234使用缺省值 many (.c(5)); // 1 2 5 4 日指定 c

manv(,6,,d(8)); // 1638混合方式 end

#### 3.4.6 常见的代码错误



在编写子程序代码时最容易犯的错误就是,你往往会忘记,在缺省的 情况下参数的类型是与其前一个参数相同的, 而第一个参数的缺省类型 茶单比转输入, 华看看侧 3.15 所云的整单的任务基.

#### 侧 3.15 原始的任务斗

task sticky(int a.b):

这两个参数都是整型输入。在编写这个任务时,你需要访问一个数组,因此又加入了 一个新的数组参数·并且使用 ref 类型以便让数组值不被复制。修改后的子程序头如例 3.16 所示。

#### 例 3.16 加人额外数组参数的任务头

```
task sticky (ref int array[50],
```

int a,b); // 这些变量的方向是什么?

a和b的参数类型是什么呢?它们在方向上实际采用的是与前一个参数一致的 ref 类型。对简单的 int 变量使用 ref 通常并无必要。但编译器不会对此做出任何反应,连警 告都没有,所以你不会意识到正在使用一个错误的方向类型。

如果在子程序中使用了非缺省输入类型的参数,应该明确指明所有参数的方向,如例 3.17 所示。

```
例 3.17 加人额外数组参数的任务头
task sticky(ref int array[50],
input int a.b):
```

// 明确指定方向

# 3.5 子程序的返回

Verilog 中子程序的结束方式比较简单,当你执行完子程序的最后一条语句,程序就会返回到调用子程序的代码上。此外,函数还会返回一个值,该值被赋给与函数同名的变量。

#### 3.5.1 返回(return)语句

System Verilog 增加了 return 语句,使子程序中的流程控制变得更方便。例 3.18 中 的任务由于发现情况需要 提前返回。如果不觉样像,那么任务中剩下的部分就必须被 放到一个elas 条件语句中,从影信相代码查得不规察。可读中也降低了

endtask

return语句也可以简化函数,如例 3.19 所示。

```
例 3.19 在函数中用 return 返回
function bit transmit(...);
// 发送处理
```

return ~ifc.cb.error;// 返回状态:0=error endfunction

### 3.5.2 从函数中返回一个数组

Verilog 的子程序只能返回一个简单值,例如比特、整数或是向量。如果修想计算并返 回一个数组,那就不是一件容易的事情了。在 SystemVerilog 中,函数可以采用多种方式 返回一个数组,

第一种方式是定义一个数组类型,然后在函数的声明中使用该类型。例 3.20 使用了 例 2.35 的数组类型,并创建了一个函数率初始化数组。

```
例 3.20 使用 typedef 从函数中返回一个数组
```

typedef int fixed\_array5[5];

fixed\_array5 f5;

function fixed\_array5 init(int start);
foreach (init[i])

init[i]=i+start;

endfunction

initial begin

f5=init(5); foreach(f5[i])

Sdisplay("f5[%0d]=%0d",i,f5[i]);

end

使用上述代码的一个问题是,函数 init 创建了一个数组,该数组的值被拷贝到数组55中。如果数组很大,那么可能会引起一个性能上的问题。

另一种方式是通过引用来进行数组参数的传递。最简单的办法是以 ref 参数的形式 称数组传递到函数里。如例 3.21 所示。

### 例 3.21 把数组作为 ref 参数传递给函数

function void init (ref int f[5], input int start);

foreach (f[i])

f[i]=i+start;
endfunction

int fa[5];

initial begin init(fa.5):

foreach (fa[i])

\$display("fa[%0d]=%0d",i,fa[i]);

end

从函数中返回数组的最后一种方式是将数组包装到一个类中,然后返回对象的句柄。

第5章给出了与类、对象和句柄相关的内容。

## 3.6 局部数据存储

Verliog 在 20 世纪 40 年代被创建时,最初的目的是用来描述模件。 因此 语言中的所 有对意思是静态分配的。特别是 - 子程序要聚和局限变量 是是有效在知定位置的。 而不像 其他整個语言等程序放准模型。 想如题出于4789— 多的态态化码及有对应的芯片实 现方式,那还有什么必要为它们建模呢? 对于那些微量证的软件工程师来说。使用 Verliog 可能会有些困难。他们已经习惯了像 C一类的基于增长级 (stack-based)的语言, 因而在使 用于解放来的程度和数据文件 / 於這一些多的基于增长级 (stack-based)的语言, 因而在使 用于解放来的程度和数据文件 / 於這一些多地不及人以

#### 3.6.1 自动存储

在 Verilog: 1995 阻,如果你试图在测试程序里的多个地方调用同一个任务,由于任务 里的局部变量会使用共享的静态存储区,所以不同的线程之间会雇用这些局部变量。在 Verilog: 2001 里,可以指定任务,高数和模块使用自动存储,从而迫使仿真器使用境栈区存 储局部等量。



在 System Verilog 中, 模块 (module) 和 program 块中的子程序缺余情况下仍然使用静态存储。如果要使用自动存储。则必须在程序语句中加入 automatic 关键词。第 4 章将详细消解用于编写测试产台代码的 program 块。7.2.6 节给出了如何在创建多线程时使用动态存储。

例 3.22 所示的是一个用于监测数据何时被写人存储器的任务。

例 3.22 在 program 块中指定自动存储方式

program automatic test;

task wait\_for\_mem(input [31:0] addr,expect\_data, output success);

while (bus.addr! = = addr)

@ (bus.addr);
success= (bus.data==expect data);

endtask

endprogram

因为参数 addr 和 expect\_data 在每次调用时都使用不同的存储空间,所以对这个任 务同时进行多次调用是没有问题的。但如果没有修饰符 automatic,由于第一次调用的 任务处于等符状态,所以对 wait\_for\_mem 的第二次调用会概差它的两个参数。

### 3.6.2 变量的初始化



当你试图在声明中初始化局部变量时,类似的问题也会出现,因为局部变量实际上在仿真开始前就被赋了初值。常规的解决方法是避免在变

量声明中赋予操常数以外的任何值。对局部变量使用单独的赋值语句包会使控制变得更 方便。

例 3.23 中的任务在检测总线五个周期以后,创建了一个局部变量并试图把当前地址 总线的值在为初值献给它。

#### 例 3.23 静态初始化的漏洞

```
program initialization; // 有籍例的版本
task check, bus;
repeat (5) @(posedge clock);
if (bus_cmd=-%2AD) begin
// 何時刻 local_addr=addr<< 2;// 有關例
Sdisplay("Local_addr=addr<< 2;// 有關例
end
endtask
```

endprogram 存在的醫網是·受量 local\_addr 旅幣本分配的·所以实际上在访真的一开始它就有 打倒值·而不是等到进入 begin...end 块中才进行初始化。同样、解决的办法是把程序块 声明为 automatic, 到局侧 2.2 经示。

```
例 3.24 修复静态初始化的漏洞。使用 automatic program automatic initialization;// 漏洞被修复
```

endprogram

此外,你如果不在声明中初始化变量,那这个漏洞也可以避免,只是这种方式不太好 记住,尤其是对那些习惯了C语言的程序员。例3.25 给出了一种较为可取的编码风格, 用于分离声明和初始化。

### 侧 3.25 條复静态初始化的漏洞,把声明和初始化拆开

```
logic[7:0]local_addr;
local_addr=addr≪2;//漏洞
```

## 3.7 时间值

System Verilog 有几种新结构使你可以非常明确地在你的系统中指明时间值。

## 3.7.1 时间单位和精度

当你依赖于编译指示语句'timescale 時,在编译文件时就必須按照适当的順序以确保所有的时程都采用适宜的量程和精度、timeunit 和 timeprecision声明语句可以明确地为每个模块指明时间值,从前避免含糊不清,例 3.26 展示了这些声明语句,从前

如果你使用这些语句替代'timescale,则必须把它们放到每个带有时延的模块里。

### 3.7.2 时间参数

SystemVerilog允许使用数值和单位来明确指定一个时间值、代码里可以使用类似 0. ins 和 20ps 的时起,只要记得使用 insmuti 和 timeprecision. 或者 "timescale 即 何, 经可可提过使用差值 Vering 时间涵券ctiments. Stime 和 20ps cationa 来使 代码在时间标度上更清楚。 \$timeformat 的四个参数分别是时间标度(一9代表编参)。 -12代表度秒)小数点后的数据确定,时间值之后的后辈字符中。以及是示数值的最小 家定。

例 3.26 所示的是使用Stimeformat()和%t 指定符进行格式化后的多种时延以及打印结果。

```
例 3.26 时间参数和Stimeformat
module timing;
timeunit lns;
```

timeprecision lps;

initial begin

\$timeformat(-9,3,"ns",8);

#1 \$display("%t",\$realtime);// 1.000ns

#2ns \$display("%t", \$realtime);// 3.000ns

#0.lns Sdisplay("%t", Srealtime);// 3.100ns

#41ps \$display("%t",\$realtime);// 3.141ns

endmodule

## 3.7.3 时间和变量

你可以把时间值存放到变量里,并在计算和延时中使用它们。根据当前的时间量程 和精度,时间值会被缩放或含人。time类型的变量不能保存小数时延,因为它们是 64 比 特的整数,所以时延的小数部分会被含人。如果你不希望这样,那你应该采用 real 变量。

例 3.27 使用实现(real)变量保存精确的数值,它们只在用作时延量的时候才被含人。 例 3.27 时间变量及令人

```
'timescale lps/lps
```

module ps; initial begin

> real rdelay=800fs; time tdelay=800fs;

// 以 0.800 存储 // 含入后得到 1

\$timeformat(-15,0,"fs",5);
#rdelay;

// 时延舍人后得到 1ps

\$display("%t",rdelay);

// "800fs"

\$display("%t",tdelay); // "1000fs"

## 3.7.4 Stime与Srealtime的对比

系統任务Stime 的返回值是一个根据所在模块的时间精度要求进行令人的整数。不 带小数部分。而Srealtime 的返回值则是一个带小数部分的完整实数。本书为商洁起见。 所举例子中全部使用Stime。但请不要忘记你的测试平台可能需要使用Srealtime。

## 3.8 结束语

endmodule

SystemVerilog 的程序化结构和任务、函数中的新特点使得它与诸如 C/C++—类的 编程语言更加接近,从而也更便于编写测试平台。和 C/C++相比,SystemVerilog 还拥有 额外的 HDL 结构,例如,时序控制。简单的线程控制和因态逻辑等。





# 连接设计和测试平台

验证一个设计需要经过几个步骤;生成输入激励, 捕获输出响应, 决定对辖和衡量进度。但是, 首先你需要一个合适的测试平台, 并将它连接到设计上, 如图 4.1 所示。



图 4.1 测试平台 设计环境

测试学台包集看设计。发生推断,且确保定计的输出。测试学台组成了设计周围的 "真实世界"。模仿设计的整个运行环境。例如一个处理器模型溶液连接到不同的总统构 器件、这些总线和器件在测定学台中被装建模成总线功模模型。一个网络名基连续到必 个输入相输出效器高、这些数据高根据标准的协议建模。一个根据芯片连接到这人指令 的总线,或形限器写入内存模型的数据重键图像。这里的核心概念是除了特别设计 UDUT.Desian UDUT.

由于 Verilog 的端口描述繁瑣、代码常会长达数页、并且容易产生连接错误。所以测试 平台需要一种更高层次的方法来跟设计建立通信。 你需要一种可靠的描述时序的方法, 这样就可以在正确的时间点驱动和采样同步信号。 源象 Verilog 概则中意见的意句独然。

## 4.1 将测试平台和设计分开

理照的开发过程,更求所有的用目都有同个独立的小组—一个小组创建设计,另一个 小组验证设计,当然在真实的开发过程中,有限的预算可能更求体用证明于都要最,每 个小组都有自己的专张和提示,让如创建可强介的,RTL代码,或者我也设计中的潜走地 说,这两个小组各自阅读是如的设计模范。然后各自做出解解,设计者需要编写演是规 态的代码,尚读社工程和需要创建和提出于需定进步度的格似。

同样。测试平台的代码独立于设计的代码。在传统的 Verilog 中,两种代码处在不同的模块中。但是,使用模块来保存测试平台经常会引起驱动和采样时的对序问题。所以 SystemVerilog 引入了程序块(program block),从逻辑上和时间上来分开测试平台。更多

#### 的细节参见 4,3 节。

随着设计复杂性的增加。模块之间的接核也变得更加复杂。两个肛工模块之间可能 有几十个连接信号。这些信号必须按照正确的原序序列以使它引能正确地递信。—且出 现不匹配的连接投动情的的连接。设计就不能正确工作了,你可以使用信分名映射的信号 连接扩张。但这又提增加了代码输入器。原用出现了但维被发现的错误,例如错误和交换 "同一也平偏水才会解转的情能,你可能在很长时间内找不到问题的根据。更糖核的是 当在两个模块中增加一个新的信号的时候,不但需要编辑模拟代码以增加新的编口。还需 要编辑上一层次中连接著件的用作机。同样,任何层次的一个情况被合导致设计无法 正常化。或者即能则要写识的信息,同样,任何层次的一个情况被合导致设计无法 正常化。或者即能更写识的信息,后解:任何层次的一个情况被合导致设计无法 正常化。或者即能更写识的信息,后解微性冷却正常工作。

解決上述问题的方法就是使用接口,它是 SystemVerilog 中一种代表一捆连线的结构,它是具有智能同步和连接功能的代码。一个接口可以像模块那样例化,也可以像信号一样连接到赚口。

## 4.1.1 测试平台和 DUT 之间的通信

下周几个小节给出了一个侧似平台注接到一个伸续器的侧子,高面的侧子使用信号 连接,超后的侧子使用接口,围入。是原理设计的低阻。已然就过完全,并被数。时钟安 生器和连接的信号。这是一个银小的设计,所以你可以把注查力集中在 System Verling 概念上,而安斯人设计的内部相节中尖。在本章的末尾转胎出一个 ATM 骑曲器的 例子。




图 4.2 测试平台——没有使用接口的仲裁器

#### 4.1.2 与端口的通信

下面的代码是一个把 RTL 模块连接到溅试平台的例子。代码的第一部分是仲裁器模型的端口指述部分,它用了 Verilog 2001 的端口声明的风格,把端口类型和端口方向都放在了代码前部。本节为了简洁起见省略了部分代码。

如 2.2.1 小节所讨论的、SystemVerilog 已经扩展了传统的 reg类型,可以像 wire一样来连旋状,为了和传统的 reg类型有所区别, reg类型的新名字是 logic, 唯一不能使用 logic 变量的地方就是含有多个驱动的连线,这时候你必须使用连线类型,例如wire类型。

#### 例 4.1 使用端口的仲裁器模型

module arb\_port (output logic [1:0] grant, input logic [1:0] request,

```
input logic ret,
input logic ret,
input logic ret,
input logic ret)

where selection input logic ret,
input logic ret)

where selection input logic ret,
input
```

测试平台定义在另一个模块中,与设计所在的模块相互独立。一般来说,测试平台通过端口与设计连接。

```
例 4.2 使用端口的测试平台
```

end endmodule

顶层网单连接了测试平台和 DUT,并且含有一个简单的时钟发生器(clock generator)。

## 例 4.3 没有接口的顶层网单

module top; logic[1:0] grant, request; bit clk, rst; always # 5 clk = ~ clk;

arb\_port al (grant, request, rst, clk);//例 4.1 test tl(grant, request, rst, clk);//例 4.2

endmodule

例 4.3 中的网单很简单,但是真实的设计往往含有数百个端口信号,需要数页代码来

声明信号和端口。所有的这些连接都是极易出错的。因为一个信号可能流经几个设计层 次,它必須一遍又一遍地被声明和连接。最糟糕的是如果你想添加一个新的信号,它必须 在名个文件中定义和连接。SystemVerilog 接口可以解决这些问题。

## 4.2 接 口

逻辑设计已经变得如此之复杂,即便是块之间的通信也必须分割成独立的实体。 SystemVerilog 使用接口为块之间的通信建模,接口可以看作—捆智能的连线。接口包含 了连接, 周步, 基至两个或者更多块之间的通信功能, 它们连接了设计块和测试平台。

设计级的接口在 Sutherland(2004)的书中有讨论,本书仅讨论连接设计块和测试平台 的接口.

#### 4 2 1 使用接口来简化连接

用 4.3 检购两个核块的核口

对仲裁器侧的第一个改讲就县路连续捆绑成一个接口。图 4.3 给出了测试平台和仲 裁器使用接口通信的实例。注意接口扩展 到了这两个块中,包括了测试平台和 DUT 的驱动和接收功能模块。时钟可以是接口

> 的一部分或者是一个独立的端口。 最简单的接口仅仅是一组双向信号的 组合。这些信号使用 logic 数据卷型,可以

#### 例 4.4 仲裁器的简单接口

使用过程语句驱动。

endinterface

interface arb if (input bit clk); logic [1:0] grant, request: logic rate

例 4.5 是待测设计,即仲裁器,它使用了接口而非端口。

#### 例 4.5 使用了简单接口的仲裁器 module arb (arb if arbif):

always @ (posedge arbif.clk or posedge arbif.rst) begin

if (arhif.rst)

arbif.grant<=2'b00: else

arbif.grant<=next grant;

end

endmodule



例 4.5 中接口的实例名是 arbif,在实际设计中应当定义得越短越好, 因为在设计和测试平台中依全大量独引用到这个楼口实例名。你也可以 者虑使用单个的字母,比如 a,只要这样不会产生歧义。本书的例子都比较 小,所以使用了短宴倒名,但并非短得像那些在电报中使用的名字。

倒 4.6 给出了测试平台。你可以通过使用实例名 arbif. request 来引用接口的信 号、接口信号必须使用非阻塞赋值来驱动,这一点在4.4.3 小节中有更加详细的解释。

```
例 4.6 使用简单仲裁器接口的测试平台
module test (arb if arbif);
   initial begin
         // 此处省略了复位代码
         @(posedge arbif.clk):
         arbif.request<-2'b01;
         Sdisplay ("@%Ot: Drove reg=01", Stime):
         repeat (2)@ (posedge arbif.clk);
         if (arbif,grant! = 2'b01)
              $display("@%0t: al: grant! = 2'b01", $time);
         Sfinish
   end
```

endmodule : test

#### 所有这些块都在 top 模块中侧化和连接。

### 例 4.7 使用简单仲裁器接口的 top 模块

module top: bit clks

always #5 clk=~clk:

arb if arbif(clk); // 例 4.4 arb al (arbif): // 例 4.5

test tl(arbif): // 84 4.6

endmodule : top

即使在这个小设计中你也可以马上看到使用接口的好处,连接变得更加简洁而不易 出错。如果你希望在一个接口中放入一个新的信号,你只需要在接口定义和实际使用这 个接口的模块中做修改。你不需要改变其他任何模块,例如在 top 模块,信号只是穿过该 模块,而不进行任何操作。这种特性极大地降低了连线出错的机率。



使用接口时需要确保在你的模块和程序块之外声明接口变量。如果 你忘了这一点,就会带来很多的错误。有些编译器可能不支持在槽垛中

```
70 第4章 连接设计和测试平台 计中间 1
```

定义接口。即便允许,那么接口戴只是所在模块的局部变量,所以对设计的其他部分来说 是不可见的。例 4.8 特包含接口定义的语句紧膜在了其他包含语句的后面。这是一个常 见的错误。

#### 例 4.8 包含接口定义的错误的测试模块

```
module bad_test(arb_if arbif);
```

'include "MyTest.sv" // 合法的 include 语句

'include "arb if.sv" // 错误:接口隐藏在模块内部了

#### 4.2.2 连接接口和端口

如果不能对符合 Verilog: 2001 的旧的票代码进行修改,将其中的端口改为接口, 你可 以将接口的信号直接连接到每个端口上。例 4.9 将例 4.1 中最初的仲裁器连接到例 4.4 份総口 1-

#### 例 4.9 连接接口到使用端口的模块

## 4.2.3 使用 modport 将接口中的信号分组

例 4.5 在接口中使用了点对点的无信号方向的连接方式。在使用玻璃口的原始简单 里包含了方向信息·编译器按纸架检查连线情况。在接口中使用 modport 结构能够将信 与为但并指定方向。下面代码中的 MANITOR modport 语句使测试平台能够连接到一个新 增加的 monitor 模块。

```
# 4.10 都有modport的接口
interface arb_if(input bit clk);
logic[lig]grant,request;
logic rst;
modport TEST (output request,rst,
input grant,clk);
```

output grant);

modport MONITOR (input request, grant, rst, clk);

endinterface

下商品相应的种級器模型和测试平台、它们都在各自的端口连接表中使用了 modport。应当指出的是你需要将 modport 名即 DUT 或者 TEST 放在接口名即 arb\_if 的后面。除了 modport 名以外,其他部分跟前面的例子相同。

#### 例 4.11 接口中使用 modport 的仲裁器模型

module arb (arb\_if.DUT arbif);

Endmodule

#### 例 4.12 接口中使用 modport 的测试平台

module test (arb\_if.TEST arbif);

endmodule

頂层模块裝例 4.7 相比没有什么变化。因为 modport 只需要在機块首部指明。而在模块例化时不需要指明。

尽管代码没有多大的变化(除了接口变得更复杂了),这个接口更加确切地代表了一个直实的设计,尤其是信号的方向。

在设计中可以通过两种方法来使用这些 modport 名。你可以在使用接口信号的影片 布模块中使用 modport 名:该可以在原层模块中使用 modport 名:然后把定 政政资产 模块的偏口是更一本书签字面—并完成 原因 modport 定类类原数值 第二元 应放力数在预层 模块中。但是,你可能会需要多次例化一个模块,它们分别连接到不同的 modport mp 和不 间的接口信号组。在这种情况下,依然需要在例化模块的时候相明 modport 而非在模块 中格明。

#### 4.2.4 在总线设计中使用 modport

并非我口中的每个信号都必须连接、我们来看一个使用 interface 们 CPU — 丹存总 核模型、CPU 是总线的主控设备,它等动着一系列的信号。请知 request、command 和 address。内存是从属设备:它接受这些信号,并吸动 resty信号。上表设备都全领动 data 信号。这些传统另具有 request 和 grant 信号·高忽略所有的其他信号。所以接口需要 为主,以设备中的最后安全。

#### 4.2.5 创建接口监视模块

你可以使用 MONITOR modport 创建一个总线监视模块,下面给出了一个很小的仲裁 器监视模块,对直室的总统,需要解码指令并打印出总统状态,容成,失败等。

#### 601.4.13 接口使用 wordport 的仲裁器模型

module monitor (arb if.MONITOR arbif);

always 8 (posedge arbif.request[0]) begin Sdisplay("0%0t; request[0] asserted", Stime);

@(posedge arbif.grant[0]): Sdisplay("0%Ot: grant[0] asserted", Stime);

always & (nosedge arbif.request[1]) begin

Sdisplay("@%Ot: request[1] asserted".Stime); @(posedge arbif.grant[1]);

Sdisplay("9%0t: grant[1] asserted", Stime); end

endmodule

## 4.2.6 接口的优缺点

在接口中不能倒化模块,但甚可以例化其他接口。 帶有 modport 的接口跟传统的连 接到信号的端口相比各有千秋。

使用接口的优势如下,

(1) 接口便于设计重用,当两个块之间有两个以上的信号连接,并且使用特定的协议 通信的时候,应当老虚使用接口、如果信号组一次又一次通重复出现,例如在网络交锋机 中,那就应该使用第10章所述的虚拟接口。

(2) 接口可以用来转代原来需要在模块或者程序中反复声明并且位于代码内部的--系列信号,减少了连接错误的可能性。

(3) 要增加一个新的信号时,在接口中只需要害用一次,不需要在更高层的模块层吉 明,这进一步减少了错误。

(4) mortnort 允许一个模块很方便抽塞接口中的一系列信号拥缩到一起。也可以为信 导指定方向以方便工具自动检查。

使用接口的劣势如下:

(1) 对于点对点的连接。使用 modport 的接口描述器使用信号列表的端口一样的冗 长。接口带来的好处是所有的声明集中在一个地方,减少了出错的几率。

(2) 必须同时使用信号名和接口名,可能全使模块变得更加冗长。

(3) 如果要连接的两个模块使用的是一个不会被重用的专用协议,使用接口需要做比 端口连线更多的工作。

(4) 连接两个不同的接口很困难。一个新的接口(bus if)可能包含了现有接口(arb if)的所有信号并新增了信号(地址、数据等等)。你需要拆分出独立的信号并正确地驱动 它们。

## 4.2.7 更多例子和信息

SystemVerilog 语言参考手册为你指定了使用接口的多种其他方法,参见 Stherland (2004)书中有关在设计中使用接口的更多的实例。

## 4.3 激励时序

辦試平台和设计之间的时许必須密切配合。在时時期期限的贅減平台。你需要在相 对相信的价值的价值的问题或为相较同多而与。强调商人或是某样有义工程 平台的动作股份通过一个时时期期,现在用一个时间时的代例如,所有每单件数定生在 100ms,设计相继以平台的事件也公引起变电状态。比如一个信号即时被读取得写人,读 规则数值仅是是比较低低差例写入的数数值。在《时间》,是周朝城间以往新以模 块架面 DUT 的时候解决这个问题,但是附近的扩大振确保来靠到 DUT 产生的最新值。 SystemVerling 在《时始时期》,因此可以

## 4.3.1 使用时钟块控制同步信号的时序

接口块可以使用时转块来指定同步信号相对于时钟的时序。时钟块中的任何信号都 将同步地驱动或采样,这就保证了测试平台在正确的时间点与信号交互。时钟块大都在 测试平台中使用。但基依也可以创建地叠构间。根据

一个接口可以包含多个时伸块,因为每个块中都只有一个时钟表达式,所以每一个对 应一个时钟域。典型的时钟表达式如@(posedge clk)定义了单时钟沿,而@(clk)定义了 DDR 时钟(双数据率)。

你可以在时钟块中使用 default 语句指定一个时钟偏移。但是默认情况下输入信号 仅在设计执行前被采样,并且设计的输出信号在当前时间片又被驱动回当前设计。下一 小节给出了设计和测试平台之间的时序的更多细节。

一旦你定义了时钟块,侧试平台就可以用8 arbif.cb 表达式等待时钟。而不需要描述 确切的时钟信号和边沿。这样即使改变了时钟块中的时钟或者边沿。也不需要修改测试 平台的代码。

例4.14 类似例4.10.但是 TEST modport 将 request 和 grant 视为同步信号。时钟 模块 cb 声明了块中的信号在时钟的上升指有效、信号的方向是相对于 modport 的 这 整信号也在 modport 中被使用。所以 request 是 TEST modport 的输出信号。周 grant 是 输入信号。

#### 例 4.14 带时钟块的接口

interface arb\_if(input bit clk);
logic[1:0] grant, request;
logic rst;

clocking cb @ (posedge clk);// 声明 cb output request;

```
74 第4章 连接设计和测试平台
```

```
input grant;
    endclocking
    modport TEST (clocking cb,// 使用 cb
                 output rst);
    modport DUT (input request, rst, output grant);
endinterface
// 这是一个简单的测试平台,更好的测试程序见例 4.20
module test (arb if.TEST arbif);
   initial begin
         arbif.cb.request<=0;
         Barbif.cb:
         Sdisplay("8%Ot: Grant=%b", Stime, arbif.cb.crant);
   end
andmodul a
```

## 4.3.2 接口中的 logic 和 wire 对比

虽然 VMM 中有一条规则指明将接口中的信号定义成 wire,但基本书建议在接口中 将信号定义为 logic。区别在于本书主要注重 logic 的易用性,而 VMM 注重代码的可重 用性。

如果测试平台在接口中使用过程赋值语句驱动—个异步信号, 那么该信号必须易 logic 类型的。wire 类型变量只能被连续赋值语句驱动。时钟块中的信号始终显同步 的,可以定义为 logic 或者 wire。在例 4.15 可以看到,logic 信号可以直接被驱动,而 wire 需要使用额外的代码。

```
例 4.15 如何驱动接口中的 logic 和 wire 信号
interface asynch if();
     logic 1:
endinterface
module test (asynch if ifc);
     logic local wire:
    assign ifc.w=local wire;
     initial begin
          ifc.1<=0:
                                // 直接驱动异步 logic 信号 …
```

local\_wire<=l; // 但是只能用 assign 驱动 wire 信号

end endmodule

接口中的信号使用 logic 类型的另一个原因是如果你无意中使用了多个元件的驱动 源。编译器会自动报情。

VMM 中果用的方式更贴具有运现性,它考虑到了如何把删减代码用于未来的项目。 如果核由信号全部使用 logic 类型。但现在有一个信号有多个元件偏弱。怎么办字 工程 卵藏不得不得 logic 类型成为 ute 类型 并且当该信号不穿近任何一个管特块时 需要 核改过逻辑值语句。这样或有了核口的两个版本。现有的代码在用于新的项目之前就会 缩接面。而写程度的代码是与 VMM 按照相相信的。

## 4.3.3 Verilog 的时序问题

辦試平台应该不仅在逻辑上前且在时序方面独立干取针。我们非看测试仅如何使用 即步的与和志乃通信。在实际的操作设计中,100丁中的存储单元在时候的有效由程介结 人信号、选整板面中领量不适由。55回直过逻辑决划下一个存储率下。从上一个存 储率元的输入每下一个存储平元的输入的延时必须小于一个时候用限,所以测试仅需要 在时候允克信服务力的输入。然后下一个时候允克就被输出。

测试平台需要模仿测试仪的这种行为。它应当在有效时钟边沿或边沿之后驱动待测设计,然后在有效时钟边沿到沙之前,在滚足协议时序的前根下,尽可能睁地采样。

如原 DUT 和關這與存在仅由 Verloe 權法申認、这儿平易不可能实现的。 數無製述 平在前時边消驱动 DUT、被会存在多令状态。如果时時到这一些 DUT 的时间处于德 试平台的魔路。但是到这另一些 DUT 的时候又吸下这个像粉合怎样呢。这种情况会与象 DUT 外部。时钟指在相间的的真识可达到,DUT 内部。有一些输入在上一个时钟周购采 採、租品主任金岭及 人名库兰森古地里斯妥样。

辦決这个同國的一种对是最前表認能加一或小小的超別、比如#0、這個別 Ortilog 代 例的线程停止并在所有其他代判完成之記載重新調度教行。但是一个大國的設计中,往 往不可避免地存在多个线程都起在最近投行。那么強的#0等最發度出現。实所情况是 每次运行的结果都可能不同,并且在不同的的复器的結果也是不可預測的。多个使型都 使用。日经今日以后中国工作。

另一个解放力法是使用一个较大的探影。1、RTL代码的工物的2、P校包、形以证明 作信息。所以证明的在对特化之间。一个时间单位可能会是,但是是一个联步使 用了 Ins 的时期特度。而其他的仅使用了 10ps 的时间精度晚; 那点4:意味着 1ns. 10ps 还是其他的时间长度呢; 你而现在时时的我也完善,并且是在任何事件发生之前。而非 在一起时间之间。1.传她唯写设计,更加糟糕的是,DUT可能走由一个全有无趣时态 的 RTL代码和有部时信息而订废代码混合的。初避免使用 \* 0 一样,应该避免使用 \* 1.短时被对对于问题。

endmodule

## 4.3.4 测试平台—设计间的竞争状态

例 4.1 给出了一个在设计与圆线环台公园可能存在竞争状态的效例。竞争状态出 现在侧域平台先产生 start 信号·然后符产生其他信号的时候、内存键 start 信号条圈的 时候、vertue、sddt 和 data 信号与的热保自着原来的值。你可以使用非阻塞赋值条件有关 患信》等版一个细微的延迟。或者 Cummings (2000) 所律符的。但是不要无过这时候测证 行和设计器在使用波表被锁闭头。是非和图形子台之间的热作在竞争状态的可能性。

对设计输出信号的采样存在者相同的问题。依希望在时转有效指到来之前的最后时 刻描版信号的值、採可能知道下一个时转指将会出现在 100ms 的时候、 係不能在 100ms 出 现时转边指的时候采样。因为设计的输出值可能已经改变了。 应当在时转沿到达之前的 Teetup 时间 1 采样。

```
例 4.14 设计和测试平台之间的竞争状态
module memory(input wire start.write.
                input wire [7:0] addr,
                inout wire 7:0 | data);
   logic [7:0] mem[256]:
   always @ (posedge start) begin
       if (write)
           mem[addr]<=data:
endmodule.
module test (output logic start, write,
             output logic [7:0] addr.data):
   initial begin
         start = 0:// 信号初始化
        write=0;
         # 10:// 短暂的延时
        addr=8*h42:// 发起第一个指令
        data=8'h5a;
        start=1:
        write=1:
   end
```

#### 4.4.4 程序块(Program Block)和时序区域(Timing Region)

这个问题的根源在于设计和测试平台的事件(event)混合在同一个时间片(time slot)

LONG MADIRETRIAL CASCING OF CONTRACT OF CO 内,即使在纯 RTL 程序中也会发生同样的问题<sup>①</sup>。如果存在一种可以在时间轴上分开这 些事件的方法,就像你分开你的代码一样呢?例如在100ns时刻,测试平台可以在时钟信 号变化或者设计产生任何活动之前采样设计的输出信号。根据定义,这些值是前一个时 间片的最后值。然后,在所有的事件执行完毕后,测试平台开始下一个动作。

SystemVerilog 如何把测试平台的事件和设计的事件分开调度呢? 在 SystemVerilog 中,测试平台的代码在一个程序块中,这跟模块非常类似:模块含有代码和变量,可以在其他 棒块中侧化。但是,程序块不能有任何的层次级别,例如模块的实例、接口或者其他程序。

System Verilog 引入一种新的时间片的划分方式, 如图 4.4 所示。在 Verilog 中, 大多 數的事件在有效区域(active region)执行、对非图案赋值和 PLI 等来讲还存在一些其他的 执行区域,但县本书对这些将不做讨论。参见语言参考手册和 Cumming and Salz(2006)书 中有关于 System Verilog 事件区域的更多细节。



**剛 4.4** System Verilog 財飼业长内的主要区域

在一个时间片内首先执行的是 Active 区域,在这个区域中运行设计事件,包括 RTL、 们级代码和时钟发生器(clock generator)。第二个区域县 Observed 区域,执行断言。接下 来就是推行测试平台的 Reactive 区域,注意到时间并不是单向推前向推动——Observed 和 Reactive 区域的事件可以触发本时钟周期内 Active 区域中进一步的设计事件。最后就 甚 Postponed 区域, 它将在时间片的最后, 所有设计活动都结束后的只读时间段采样信号, 如表 4.1 所示。

表 4.1	System Verilog	主要的	调度区域	

区域名	行 为		
Active	仿真模块中的设计代码		
Observed	执行 SystemVerilog 新言		
Reactive	执行程序中的测试平台部分		
	SCHOOL STANSON TO SELECT		

① 伊多的福码指面护知检当使用来提定联络可以减少这些合金技术,但基定联上经安全不自分通信用不 价当的赋值进句。在测试平台中也要会有错误发生。

例 4,17 给出了仲裁器测试平台的部分代码。其中@arbif.cb语句将等待时钟块给 出的有效沿@(posedge clk),见例 4,14。

## 例 4.17 使用带有时钟块接口的测试平台

program automatic test (arb\_if.TEST arbif);
...

initial begin

arbif.cb.request<-2'b01;

\$display("@%0t: Drove req=01",\$time);
repeat (2) @arbif.cb;

if (arbif.cb.grant!=2\*b01)

\$display("@%0t: al: grant! = 2'b01",\$time);

end endprogram : test

4.4 节就驱动和采样接口信号绘出了更多的解释。



测试代码应当包含在一个单个的程序块中。应当使用 OOP 通过对象 而非模块来创建一个动态、分层的测试平台。如果使用了其他人的代码或 者是把多个测试代码结合在一起,那么一次仿真戴可能有多个程序块。

如 3.6.1 小节所讨论,应当总是将程序块声明为 automatic 类型,这样它的行为就会 更加接近基于堆栈的语言中的函数,比如 C 语言。

#### 4.3.6 仿真的结束

在 Verling 中, 仍真在侧距率件存在的时候会继续执行,在到遇到jotinish, System-Verling 增加了一种结束仿真的方法。System Verling 把任何一个图序块都被视为含有一 个测试。如果它有一个程序块。那么当完成所有 intital 块中的最后一个语句时,仍真就 结束了,似为编译器以为这就是新试的结尾。即使还有根块或者影片块的线像在运行。 由它给核束,所以:当新试结果进行器类形所有的监察情间的的1000年间,如此可能

如果存在多个程序块。仿真在最后一个程序块结束时结束。这样最后一个测试完成时仿真就会结束。你可以执行Sexit 提前中断任何一个程序块。当然,你仍然可以使用

### 4.3.7 指定设计和测试平台之间的延时

时钟块的默认时序是在#1step 延时之后采样输入信号,在#0 延时之后驱动输出信



图 4.5 时钟块同步了 DUT 和测试平台

号。Jatop 極時規定了信号在第一个时间片的 Postponed 区域。在设计有任何新的动情之前 被承程。这样你就可以在计帧改变之消竭故 输出值。因为时种模块的原因。测试平台的输 由信号是同步的。所以它们直接送人设计中。 在Reactive 区域运行的程序块在间一个时间片 均平一次截发 Active 区域。如果你有设计等 景,可以通过想象时钟块在设计和测试平台中插入了一个同步器来记住这个过程,如图 4.5 所示。

## 4.4 接口的驱动和采样

测试平台需要驱动和采样设计的信号,这主要是通过带有时钟块的接口做到的。接下来的一小节使用了例 4.14 的仲裁器接口和例 4.9 中的顶层模块。

异步信号通过接口时没有任何延时,比如 rst,而时钟块中的信号将得到同步,如下文 所述。

## 4.4.1 接口同步

你可以使用 Verilog 的8和 wait 来同步测试平台中的信号。下面的代码除了给出不同的宏确外不具有任何实际意义。

```
90 4.18 信号同步
```

```
program automatic test (bus_if.78 bus);
initial begin
@Bus.cb; //在时钟块的有效时钟阶攤续
repeat (3) @bus.cb; // 等待 3 个有效时钟阶
@Bus.cb.grant; // 在任何设质雕模
```

@ (posedge bus.cb.grant); // 上升指键线 @ (negedge bus.cb.grant); // 下降指键线 wait (bus.cb.grant==1);// 等待表达式被执行,如果已经是真,不做任 信任时

@ (posedge bus.cb.grant or negedge bus.rst);// 等待几个信号

end endprogram

## 4.4.2 接口信号采样

当你从时钟块中读取一个信号的时候,你是在时钟沿之前得到采样值,例如在 Postponed 区域、下面的代码给出了一个从 DUT 中读取 grant 同步信号的程序块。 arb 模块 在一个时钟周期的中间产生 grant 信号的值 1和 2. 然后在时钟沿产生值 3.

#### 例 4.19 概协中同步终口的采样和驱动

```
'timescale ins/ins
program test(arb_if.TEST arbif);
initial begin
```

Smonitor("@%0t: grant=%h", Stime, arbif.cb.grant);

end cb:
end cp:
input grant;


module arb(arb, if.007 arbif);
initial begin output

1 arbif.grant=11/187ns
illa arbif.grant=21/182ns
end

8 arbif.grant=21/182sosoutput active E FA

endmodule

图 4.6 中的波形表明,arbif.cb.grant 在时钟边沿到来之前获得数值. 当接口的输 人信号恰好在时钟沿(25ns 时)变化的时候,信号的新值并不是在下一个时钟周期(35ns 时)步滤的测试平台。



#### 4.4.3 接口信号驱动

下面是一个仲裁器测试程序的缩减版本,它使用了例 4.14 中的仲裁器接口。

## 例 4.20 使用带有时钟块接口的测试平台

program automatic test (arb\_if.TEST arbif);

initial begin

arbif.cb.request<=2'b01;

\$display("%%0t: Drove req=01",\$time);

repeat (2) @arbif.cb; if (arbif.cb.grant!=2'b01)

\$display("@%Ot: a1: grant! = 2'b01", \$time);

end endprogram : test

NO.

当在时钟块中使用 modport 的时候,任何同步接口信号都必须加上 b口名(arbit)和时钟块名(cb)的前腹,例如 request 信号。所以在例 4.20 中, arbif.cb.request是合法的,但 arbif.request是非法的。这是编写接口和时始每件码計畫索引的错误。

## 4.4.4 通过时钟块驱动接口信号

如果测试平台在时钟的有效沿驱动同步接口信号。那么其值将会立即传递到设计中。 这是因为时钟块的默认输出短时是#0。如果测试平台在时钟有效沿之后驱动输出。那么 该值直到时钟的下一个有效沿才会被设计所编获。

#### 例 4.21 接口信号驱动

busif.cb.request<=1;// 同步驱动 busif.cb.cmd<=cmd buf://同步驱动

例 4.22 是在同一个时钟周期的不同时间点驱动一个同步信号的实例。该例使用了例 4.14 中的接口及例 4.9 中的顶层模块和时钟发生器。

### 例 4.22 原动一个同步接口

program test(arb\_if.TEST arbif);

initial begin #7 arbif.cb.request<=3;// @7ns

#10 arbif.cb.request<=2;// @17ns #8 arbif.cb.request<=1;// @25ns

#15 finish;

end endprogram

module arb(arb if.DUT arbif);

initial

\$monitor("@%0t: req=%h",\$time,arbif.request);
endershile

注意:在图 4.7 中,第二个周期中间产生的值 3.在第三个周期开始时被 DUT 維获。 函第三个周期中间产生的值 2.水远不会被 DUT 維获,因为在第三个周期结束时腾试平台

<sup>○</sup> 是的,这看起来的磷像非刚来联值,但是 LRM 坚持认为它和非阳离联值不同。

82 東4章 连接设计和测试平台

5ns 15ns 25ns **第4.7** 驱动一个鼠步时钟棒口

25nr 35ns

异步地驱动时钟块信号会导致数值丢失。相反, 你应该使用时钟延时前缀以保证在时钟骆郎劝信号, 如侧 4.23 所示。

#### 例 4.23 接口信号驱动

##2 arbif.cb.request<=0;// 等待两个时钟周期然后赋值

##3;// 非法──必须跟赋值语句同时使用

如果想在驱动一个信号前等待两个时钟周期。可以使用"repeat (2) @ bus.cb;"或将时钟周期能时#42. 后一种方式只能在时钟块里作为驱动信号的前缀来使用。因为它需要 知道使用哪个时钟来做延时;如果程序块或模块有數认时钟块的时候。##3 也会起作用。 但参本 写用维若相影妙效放存拢口中的方式)。

## 4.4.5 接口中的双向信号

在 Verlog-1995 中, 如果你想要驱动一个双向信号, 比如一个过程代码中的双向端 口, 资策用一个连续数值指约来得下95 连接判以11c。 在 System Verlog 中, 接口中的双向 则必得同到为法域做前列人,因受免更容易使用。 50 在程序中对线模心的域 候, System Verlog 实际上将值写到了一个驱动流线网的临时变量中, 所有驱动器输出的 值处过判决后, 程序可以度接通过直线读取误值, 模块中的设计代码仍然使用检查的容 存置上注意模型的的方式。

#### 例 4.24 程序和接口中的双向信号

interface master\_if (input bit clk); wire[7:0] data;// 双向信号 clocking cb @ (posedge clk); input data;

endclocking

modport TEST (clocking cb); endinterface

program test(master\_if mif); initial begin 0mif.cb;

\$displayh(mif.cb.data);// 从总线读取

\$displa

mif.cb.data<=7'h5a;// 驱动总线

@mif.cb; mif.cb.data<='z;// 释放总线

end

endprogram SystemVerling用户参考手册没有明确定义如何驱动接口中的异步双问信号。有两种可能的解决方法:使用一个跨极块引用和连续联值语句或者使用第10章中所描述的 康経11

## 4.4.6 为什么在程序(program)中不允许使用 always 块

在 System Verilog 中, 集可以在 program 中使用 initial 读, 但是不能使用 always 块, 如果你对 Verilog 推集危的话,这个规定可顺着是来自常古佳, 但是这样是定益存罪 自己。System Verilog 理样的主持。于我并为的块构成 Verilog 理样的定 定 厚胖 它期 有一个(或者更多)程序人口。在一个设计中,一个 always 块可能从的真的开始就会在每一个时间上升给数支持行, 但是一个新发天行的线行过程是经过知识化、驱动构构成。

当 program 中最后一个 initial 技结束的时候,仿真实际上也默认为结束了,就像执 行了 stinish 一样。如果加入了一个 always 块,它将水送不会结束,这样就不得不明确 地调用8 scxix 来发出程序块结束的信号。 但最不要失想,如果除确实需要一个 always 块,你可以使用"initial forever"来完

但是不安失望。如果你确实需要一个 always 块。你可以使用"initial forever"来完成相同的事情。

## 4.4.7 时钟发生器

既然已经看过了程序块,你可能会想知道时钟发生器是否也应该放在一个模块中。 时龄与其说限衡试平台结合得比较紧带,不知论它跟设计指合得更加紧密,所以时候发生 程应当定义或一个模块。当设计进一步组化实施的时候,你全创建一个时钟啊,随着时钟 信号进人系统并在块之间付递的时候,必须任何地控制时物的异动。

测试平台就没有这么挑剔,它只需要知道什么时候可以驱动和采样信号。功能验证 关心的是在正确的时钟周期内提供正确的值,而不是纳秒级的延时和时钟的相对偏移。

#### 例 4.25 位于程序块中的错误的时钟发生器

program bad\_generator (output bit clk,out\_sig);
initial

forever # 5 clk<=~clk;

initial

forever @ (posedge clk) out sig<-~out sig;

endprogram

不应该把时转发生器放在程序块里。例 4.25 试图将一个时转发生器置于一个程序 块中,这会引起信号之间的竞争。 clk 和 out\_sig 信号都从 Reactive 区域开始传递,在 Active 区域冲,设计,相联按两个信号制设的完活区间可能会引起寄专状态。



将时的发生器放在一个模块中可以避免竞争状态。如果想使发生器 的属性随机化,可以创建一个随机变量来产生时的抖动、频率和其他转性, 如第6章所示。你可以在发生器模块或者测试平台中使用该方法。

例4、28 是一个正确的位于最级中的时转发生器。它有重要免了口刻 制的边路以免受劳精劳的发生。所有的时转边前使用阻塞联放生度。它们将在 Active 区 填坡发事件的发生。如果你确实需要在 O时间产生一个时转边品 那么可以使用。阻塞 旅馆前句度更新值。这样一来所有的时转被感更转电路比如 alwayz 块器企在时转变化 之前核行。

## 例 4.26 模块中正确的时钟发生器

module clock\_generator (output bit clk);

initial

always #5 clk=~clk;// 在时间 0 之后生成时钟沿

endmodule



最后,不要试图使用功能检证来检证底层时序。本书所描述的测试平 台只检查 DUT 的行为,但是不检查时序,时序的检查最好在静态时序分析 的工具中完成。

## 4.5 将这些模块都连接起来

现在你有了一个在模块里描述的设计,一个在程序块中的测试平台和将它们连接到 一起的接口。下面就是例化和连接所有这些代码块的顶层模块。

#### 例 4.27 使用简单仲裁器接口的 top 模块

module top;

bit clk;

always #4 clk=~clk;

arb\_if arbif(.\*); arb al (.\*);

test t1(.\*); endmodule : top 这段代码服例 4.7 几乎完全相同。它使用了一个快捷符号。\*(隐式端口逢接),能自 动在当前级别自动连接模块实例的端口到具体信号,只要端口和信号的名字和数据类型 相同。

## 4.5.1 端口列表中的接口必须连接

SystemVerilog 编译器不会让你成功编译任何一个在端口列表中含有接口的模块或程序块。为什么会这样? 毕竟端口包含单个信号的模块或者程序块。即使不被例化也能被编译。如例 4.28 所示。

#### 例 4 28 仅含有端口连接的模块

```
module uses_a_port(inout bit not_connected);
```

编译器会自动创建连线并将它们连接到相应的信号上。但是端口中含有接口的模块 或者程序块必须浩接到该接口的一个宏侧上。

#### 例 4.29 含有採口的模块

endmodule

```
// 没有接口声明,该模块不会被正确编译
```

```
module uses_an_interface(arb_ifc.DUT ifc);
  initial ifc.grant=0;
endmodule
```

就例 4.29 而言,缺少了必要的 modports,编译器就不能编译接口。如果程序块在接口中使用了时钟块,编译器就更难处理了。即使你只想通过编译找出语法情误,你也必须完成接口的连接工作,如例 4.30 所示。

#### 例 4.30 连接 DUT 和接口的顶层模块

uses an interface ul(ifc);

```
bit clk;
always #10 clk=!clk;
arb ifc ifc(clk);
```

```
// 带有时钟块的接口
// 必須这样定义才能被编译
```

## endmodule 4.6 顶层作用域

module top;

有时候需要在仿真过程中创建程序或者模块之外的对象。以便参与仿真的所有对象 都可以均同它们。在 Verliog 中、只有宏定义可以跨越模块的边界。而且经常被用来创建 全局常量。 System Verliog 引入了编译单元 (compilation in): 它是一起编译的源文件的 一个组合、任何 module-macromodule: interface program-package 或者 printitive 边 界之外的作用域被称为编译单元作用域,也称为Sunit。在这个作用域内的任何成员,比 如 parameter, 都举似于全局成员, 因为它可以被所有低一级的块访问。但是它们又不同 于真正的全局成员,例如 parameter 在编译时其他源文件不可见。



这样就引起了一些混淆。有些工具,比如 Synopsys VCS,它同时编译 所有的 System Verilog 代码,所以 Sunit 是全局的。但是 Synopsys Design Compiler - 次编译 - 个模块或者一组模块,这时 Sunit 可能只包含了一个 或者几个文件的内容。其依供应商的 EDA 工具可能一次编译所有的文件 或者只是一个子集。结果导致Sunit是不能移植的。

本书格块外的作用域称为"而是作用域"。在这个作用域内你可以定义变量、参数、数 据举型甚至方法。例 4, 31 声明了一个顶层参数 TIMEOUT,该参数可以在各个层次的任何 地方使用。这个倒子还包括一个保存错误信息的 const 字符串。以上两种方法都可以定 文面层常数,

```
侧 4.31 仲裁器设计的顶焊作用域
// root.sv
```

```
'timescale lns/lns
parameter int TIMEOUT=1 000 000;
const string time out msg="ERROR: Time out";
module top;
   test tl();
endmodule
program automatic test;
```

initial begin # TIMEOUT; \$display("%s", time out msq); Sfinish:

endprogram

实例名Sroot 允许你从顶层作用域开始明确地引用系统中的成员名。在这一点上, \$root类似于 Unix 文件系统中的"/"。对于 VCS 这样一次编译所有文件的工具, \$root 和Sunit 是等价的, Sroot 这个名字也解决了 Verilog 中存在的一个老问题。当你的代码 引用另一个模块中的成员时,比如 il.var,编译器首先在本作用域内查找,然后在上一层 作用域内查找,如此往复直到到达顶层作用域。你可能想要在顶层棒块中使用 i1.var. 但是处于中间层次的作用域的实例名 11 可能会将搜索引入歧途,最终给你一个错误的变 量。你可以通过使用\$root 指定绝对路径明确地引用跨模块的变量。

例 4.32 给出了一个程序实例。该程序在顶层作用城内的一个明确例化的模块中被例

化。这个程序可以使用相对或绝对的方式来引用模块中的 clk 信号。值得一提的是如果 權块基赖式例化的,即去核 top t1 ();这一行,那么在这个程序中的绝对引用就要改成 Stoot.top.clk, 如果你打算做瓷模掉引用,那么请使用顶厚模块的显示倒化,可以使用 一个宏来保存路径层次,这样当路径改变的时候,只需要修改宏代码就可以了。

```
例 4.32 使用Sroot 的跨模块引用
'timescale ins/ins
parameter TIMEOUT=1 000 000;
top t1();
              //頂层模块的显式倒化
module top;
  bit clk:
   test +1(.*):
endmodule.
'define TOP $root.top
program automatic test;
    initial begin
        //绝对引用
        $display("clk=%b", $root.top.clk);
        $display("clk-%b", 'top.clk):// 使用宏
        // 相默引用
        $display("clk=%b",top,clk);
endprogram
```

## 4.7 程序——模块交互

程序块可以读写模块中的所有信号。可以调用模块中所有侧程,但是模块却看不到程序 块。这是因为测试平台需要访问和控制设计,但是设计却独立于测试平台 中的任何东西,

程序可以调用模块中的倒程来执行不同的动作。这个侧程可以涉事内 都信号的值,这也称为后门(backdoor load)。因为当前的 SystemVerilog 标准 没有定义怎样在程序块里改变信号的值,所以需要在设计中写一个任务来改专信号的信,然 后在程序中调用收小件各。

在测试平台中使用函数从 DUT 获取信息是一个好办法。在大多数情况下读取信号 值是可行的,但是如果设计代码变化了,测试平台就可能错误地解释数值、模块中的函数 可以封装两者之间的通信,并使得测试平台更便接地跟设计保持同步。

## 4.8 SystemVerilog 断言

可以使用 SystemVerilog 斯育(SVA)在你的设计中创建时序断言。斯育的例化限其 他设计块的例化相似。而且在整个仿真过程中都是有效的。 仿真器会跟踪哪些斯育被撤 活、这样能可以在此基础之上收集功能覆盖率的数据。

## 4.8.1 立即断言(Immediate Assertion)

测试平台的过程代码可以检查待测设计的信号值和测试平台的信号值,并且在存在 问题的时候采取相应的行动。例如,如果产生了总线请求,依据期望在两个时钟周期后产 生应答。可以使用一个15语句来检查这个应答。

```
例 4.33 使用 if 语句检查一个信号
```

bus.cb.request<=1;

repeat (2) @bus.cb; if (bus.cb.grant!=2'b01)

\$display("Error, grant! = 1");

// 测试平台的剩余部分

斯言比 if 语句更加紧凑,但是斯言的逻辑条件跟 if 语句里的比较条件是相反的。 设计者应该期望括号内的表达式为靠,否则输出一个错误。

#### 例 4.34 简单的立即断言

bus.cb.request<=1;

repeat (2) %bus.cb; a1: assert (bus.cb.grant == 2'b01);

// 测试的剩余部分

如果正确地产生了 grant 信号,那么测试键续执行。如果信号不符合期望值,仿真器 将给出一个如下所示的信息;

### 例 4.35 失败的立即断言给出的错误信息

"test.sy".7: top.tl.al: started at 55ns failed at 55ns

offending '(bus.cb.grant == 2'b1)'

该消息指出。在 test.sv 文件中的第七行。斯言 top.tl.al 在 55ns 开始检查信号 bus.cb.grant。但是立即检查出了错误。

你可能傾向于使用完整的 System Verlog 新言语法来检查一个时间段上的一个详细 的序列,但是要小心使用。斯言是声明性的代码,它的技行过程和过程代码有很大差异。 使用几行新言,可以验证复杂的时序关系,等价的过程代码可能迎比这些新言要复杂和 冗长。

## 4.8.2 定制断言行为

一个立即断言有可选的 then 和 else 分句。如果你想改变默认的消息,可以添加你

#### 自己的输出信息。

## 例 4.36 在立即断言中创建一个定制的错误消息

al: assert (bus.cb.grant == 2'b01)
else Serror ("Grant not asserted");

如果 grant 不符合期望的值,你就会看到一个错误消息。

MAKE BOOK 1-19 ELMINERS BEING 25-11-20 I HI SKIII AL

#### 例 4.37 过程断言失败引起的错误报告

"test.sv",7: top.t1.a1: started at 55ns failed at 55ns Offending '(bus.cb.grant == 2'bl)'

Error: "test.sv",7: top.tl.al: 55 ns 时

Grant not asserted

SystemVerilog有関个輸出消息的函数(\$info.\$warning.\$error 和\$fatal。这些函数仅允许在断言内部使用,而不允许在过程代码中使用,不过在 SystemVerilog 的后续版本申稿被允许。

#### 你可以使用 then 子句来记录断言何时成功完成。

#### 例 4.38 创建一个定制的错误消息

al: assert (bus.cb.grant == 2'b01)

grants\_received++; // 另一个成功的结果 else

\$error("Grant not asserted");

#### 4.8.3 并发新言

另一种断言就是并发断言,你可以认为它是一个连续运行的模块,它为整个仿真过程 检查信号的值。你需要在断言内指定一个采样时钟。下面是一个检查仲裁器 request 信 号的断言。request 信号除了在复位期间,其他任何时候都不能是X或乙.

#### 例 4.39 检查 x/2 的并发断言

interface arb\_if(input bit clk);
 logic [1:0] grant, request;
 logic rst;

property request 2state;

@ (posedge clk) disable iff (rst); \$isunknown(request) == 0; //确保没有 Z 或者 X 值存存

endproperty
assert\_request\_2state: assert property (request\_2state);
endinterface

The PDG

#### 4.8.4 断言的进一步探讨

断言还有许多其他的用法。例如,可以在接口中使用断言。这样你的接口就不仅可 以传送信号值也可以检查协议的正确性。

本小节只给出了断言的简单介绍,参见 Vijayaraghhavan(2005)和 Haque(2006)等美于 SystemVerilog 断言更详细的信息。

## 4.9 四端口的 ATM 路由器

仲被器的例子是对接口的一个很好的介绍。但是真正的设计具有更多的输入和输出。 本价给出一个一四端口 ATM(Asynchronous Transfer Mode, 异步传输模式)路由器的 宏例。如图 4.8 所示。




图 4.8 测试平台——未使用接口的 ATM 路由器框图

## 4.9.1 使用端口的 ATM 路由器

下面的代码股给出了 ATM 路由器的端口连线,这些报乱的连线在连接 RTL 块和测试平台时需要推确连接,这段代码使用了 Verilog-1995 风格的端口声明,端口的类型和方面与首部分并审定。

真实的路由器代码中的端口声明延伸了几乎整整--页。

#### 例 4.40 未使用接口类型的 ATM 路由器模型首部

module atm\_router(

// 4 x Level 1 Utopia ATM layer Rx Interfaces

Rx\_clk\_0,Rx\_clk\_1,Rx\_clk\_2,Rx\_clk\_3, Rx data 0,Rx data 1,Rx data 2,Rx data 3,

Rx soc 0,Rx soc 1,Rx soc 2,Rx soc 3,

Rx en 0,Rx en 1,Rx en 2,Rx en 3,

Rx\_clav\_0,Rx\_clav\_1,Rx\_clav\_2,Rx\_clav\_3,

```
// 4 x Level 1 Utopia ATM layer Tx Interfaces
TX_clk_0,TX_clk_1,TX_clk_2,TX_clk_3,
TX_data_0,TX_data_1,TX_data_2,TX_data_3,
TX_soc_0,TX_soc_1,TX_soc_2,TX_soc_3,
TX_en_0,TX_en_1,TX_en_2,TX_en_3,
TX_clav_0,TX_clav_1,TX_clav_1,TX_clav_2,TX_clav_1,TX_clav_1,TX_clav_1,TX_clav_2,TX_clav_3,
```

//其他控制信号 rst,clk);

// 4 x Level 1 Utopia Rx Interfaces

output Rx\_clk\_0,Rx\_clk\_1,Rx\_clk\_2,Rx\_clk\_3; input[7:0] Rx\_data\_0,Rx\_data\_1,Rx\_data\_2,Rx\_data\_3;

input Rx\_soc\_0,Rx\_soc\_1,Rx\_soc\_2,Rx\_soc\_3; output Rx\_en\_0,Rx\_en\_1,Rx\_en\_2,Rx\_en\_3;

input Rx\_clav\_0,Rx\_clav\_1,Rx\_clav\_2,Rx\_clav\_3;

// 4 x Level 1 Utopia Tx Interfaces

output Tx\_clk\_0,Tx\_clk\_1,Tx\_clk\_2,Tx\_clk\_3; output [7:0] Tx\_data\_0,Tx\_data\_1,Tx\_data\_2,Tx\_data\_3;

output Tx\_soc\_0,Tx\_soc\_1,Tx\_soc\_2,Tx\_soc\_3;
output Tx = 0,Tx = 1,Tx = 2,Tx = 3;
output Tx = 0,Tx = 1,Tx = 2,Tx = 13;

input Tx\_clav\_0,Tx\_clav\_1,Tx\_clav\_2,Tx\_clav\_3;

#### // 其他控制信号

input rst,clk; ...0 endmodule

## 4.9.2 使用端口的 ATM 顶层网单

下面给出的是顶层网单。

#### 例 4.41 未使用接口的顶层网单 module top;

bit clk;

always #5 clk=! clk; wire Rx clk 0.Rx clk 1.Rx clk 2.Rx clk 3.

① 此处的"..."含有哪些代码?参见 Sutherland(2006)书中关于在模块中使用接口的更多信息和例子。

## 92 第4章 连接设计和测试平台

Rx. soc. 0, Nx. soc. 1, Nx. soc. 2, Nx. soc. 3, Rx. en. 0, Nx. en. 1, Rx. en. 2, Rx. en. 3, Rx. ciav. 0, Rx. ciav. 1, Rx. ciav. 2, Rx. ciav. 3, Tx. cix, 0, Tx. cix. 1, Tx. cix. 2, Tx. cix. 3, Tx. soc. 0, Tx. soc. 1, Tx. soc. 2, Tx. soc. 3, Tx. en. 0, Tx. en. 2, Tx. en. 2, Tx. en. 3, Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, Tx. ciav. 3, ratz. Tx. ciav. 1, Tx. ciav. 1, Tx. ciav. 2, Tx. ciav. 3, Tx. ciav. 3

wire [7:0] Rx\_data\_0,Rx\_data\_1,Rx\_data\_2,Rx\_data\_3,
Tx\_data\_0,Tx\_data\_1,Tx\_data\_2,Tx\_data\_3;

atm\_roter a1 (Nr. c1k\_0, Nr. c1k\_1, Nr. c1k\_2, Nr. c1k\_3, Nr. c1k\_

test 11 (Mx clk 0, Nx clx 1, Nx clk 2, Nx clk 3, Nx data 4, Nx data 3, Nx data 4, Nx data 2, Nx data 3, Nx data 4, Nx data 2, Nx data 3, Nx data 3, Nx data 3, Nx data 4, Nx data 3, Nx data 4, Nx data 3, Nx data 3, Nx data 4, Nx dat

----

例 4.42 给出了测试平台模块的代码。端口和连线又一次占据了网单的绝大部分。

#### 例 4.42 使用端口的测试平台(Verilog-1995)

module test( // 4 x Level 1 Utopia ATM layer Rx Interfaces

```
Rx clk 0,Rx clk 1,Rx clk 2,Rx clk 3,
Rx data 0.Rx data 1.Rx data 2.Rx data 3,
Rx soc 0,Rx soc 1,Rx soc 2,Rx soc 3,
Rx en 0.Rx en 1.Rx en 2.Rx en 3,
Rx clav 0,Rx clav 1,Rx clav 2,Rx clav 3,
```

// 4 x Level 1 Utopia ATM layer Tx Interfaces Tx clk 0, Tx clk 1, Tx clk 2, Tx clk 3, Tx data 0.Tx data 1.Tx data 2.Tx data 3. Tx soc 0,Tx soc 1,Tx soc 2,Tx soc 3, Tx en 0.Tx en 1.Tx en 2.Tx en 3. Tx clav 0, Tx clav 1, Tx clav 2, Tx clav 3,

#### // 其他控制信号 rst.clk):

input

// 4 x Level 1 Utopia Rx Interfaces

output [7:0] Rx data 0, Rx data 1, Rx data 2, Rx data 3; reg [7:0] Rx data 0,Rx data 1,Rx data 2,Rx data 3; output Rx soc 0,Rx soc 1,Rx soc 2,Rx soc 3; req Rx soc 0,Rx soc 1,Rx soc 2,Rx soc 3; input Rx en 0,Rx en 1,Rx en 2,Rx en 3; Rx clav 0,Rx clav 1,Rx clav 2,Rx clav 3; output

Rx clk 0,Rx\_clk\_1,Rx\_clk\_2,Rx\_clk\_3;

rea Rx\_clav 0,Rx clav 1,Rx clav 2,Rx clav 3;

### // 4 x Level 1 Utopia Tx Interfaces

Tx clk 0,Tx clk 1,Tx clk 2,Tx clk 3; input. input [7:0] Tx data 0.Tx data 1.Tx data 2.Tx data 3: Tx soc 0,Tx soc 1,Tx soc 2,Tx soc 3; input. input Tx en 0.Tx en 1.Tx en 2.Tx en 3; output Tx clav 0, Tx clav 1, Tx clav 2, Tx clav 3;

Tx clay 0, Tx clay 1, Tx clay 2, Tx clay 3;

// 其他控制信号 output rst;

reg rst: input clk:

req

endmodule

刷才的三英代码仅起连接的作用——没有测试平台,没有设计!接口提供了一个组 组这些信息的更好的方法,它消除了极易引起错误的重复部分。

## 4.9.3 使用接口简化连接

图 4.9 是一个 ATM 路由器连接到测试平台的框图,其中的信号被分组装进接口。




图 4.9 测过平台——使用接口的路由器框图

### 4.9.4 ATM接口

下面是使用了 modport 和时钟块的 Rx 和 Tx 接口。

例 4.43 Rx接口

// 使用 modport 和計钟操的 Rx 接口

interface Rx\_if (input logic clk);

logic soc.en.clav.rclk;

clocking cb @ (posedge clk);

output data, soc, clav; // 方向是相对测试平台的

input en; endclocking : cb

modport DUT (output en.rclk,

input data, soc, clav);

```
modport TB (clocking cb);
endinterface : Rx if
```

## 例 4.44 Tx接口

// 使用 modport 和时钟块的 Tx 接口 interface Tx\_if (input logic clk); logic [7:0] data;

logic [7:0] data;

clocking cb @ (posedge clk);
 input data, soc, en;
 output clay;

modport DUT (output data, soc.en, tclk, input clk, clay):

modport TB (clocking cb); endinterface: Tx if

endclocking : cb

## 4.9.5 使用接口的 ATM 路由器模型

下面是 ATM 路由器的模型和测试平台,它们都需要在端口表中指定 modport。注意,modport 名字应该曾在核口名 Rx if 的后面。

## 例 4.45 接口中使用 modport 的 ATM 路由器模型

module atm\_router(Rx\_if.DUT Rx0,Rx1,Rx2,Rx3, Tx\_if.DUT Tx0,Tx1,Tx2,Tx3, input logic clk.rst):

endmodule

## 4.9.6 使用接口的 ATM 顶层网单

顶层网单已经得到了非常可观的缩滤,同样减少的还有由错的概率。

### 例 4.46 使用接口的顶层网单

module top; bit clk,rst; always # 5 clk=!clk;

Rx\_if Rx0 (clk),Rx1 (clk),Rx2 (clk),Rx3 (clk);

```
Tx if Tx0 (clk), Tx1 (clk), Tx2 (clk), Tx3 (clk);
atm router al (Rx0,Rx1,Rx2,Rx3,
                                   // 或者仅使用(,*)
   Tx0.Tx1.Tx2.Tx3.clk.rst);
test t1 (Rx0,Rx1,Rx2,Rx3,
                                   // 或者仅使用(.*)
     Tx0.Tx1.Tx2.Tx3.clk.rst):
```

endmodule : top

## 4.9.7 使用接口的 ATM 测试平台

例 4.47 给出了测试平台的一部分,它会捕获来自路由器 TX 端口的信元。注意接口 中的名字都使用了固定名字,所以需要把同样的代码为 4×4 ATM 路由器复制四次。第 10 意介绍了如何使用虚拟接口来简化代码。

```
例 4.47 接口中使用时缺类的测试平台
program test (Rx if.TB Rx0,Rx1,Rx2,Rx3,
            Tx if.TB Tx0,Tx1,Tx2,Tx3,
            input logic clk.output logic rst);
 bit [7:0] bytes[ATM CELL SIZE];
 initial begin
    // 复位设备
    rotew1.
    Rx0.cb.data<-0:
    receive cell0();
    end
 task receive cell0();
   @(Tx0.cb);
   Tx0.cb.clav<-1:
                              // 准备接的
```

wait (Tx0.cb.soc == 1); // 等待信元的开始 for (int i=0;i<ATM CELL SIZE;i++) begin

wait (Tx0.cb.en == 0); // 等待使能信号 @ (Tx0.ch):

bytes[i]=Tx0.cb.data:

```
@ (Tx0.cb):
                             // 释放液控信号
      Tx0.cb.clav <= 0;
    and
endtask : receive cell0
```

#### endprogram : test ref 端口的方向 4.10

SystemVerilog 引入了一种新的端口方向: ref. 你应该很熟悉 input, output 和 inout 端口方向了,其中 inout 用于建模双向连接。如果使用多个 inout 端口驱动一个信 号。System Verilog 将会根据所有的驱动器的值、驱动强度来计算最终的信号值。

ref 端口的行为字令不同。它其实是对帝晋(不能县 net)的引用。它的值是该帝量最 后一次赋的值。如果将一个变量连接到多个 ref 端口,就可能产生竞争,因为多个模块的 端口都可能更新同一个变量。

#### 4.11 仿真的结束

在4.4.6 小节中已经介绍讨、仿直在程序块中的最后一个 initial 块结束财结束。 直定的情况是当最后一个 initial 掺完成时。它酸性他调用Sexit 以标志程序的结束。 当所有的程序块都退出了, Stinish 函数的隐性调用也就结束了。也可以在需要的时候 直接调用Sfinish来结束仿真。

但是,仿真并没有完全结束。模块或者程序块可以定义一个或者多个 finial 块来执 行信直器退出前的代码。这是一个用来放置清理任务的最佳位置。比如美国文件、输出一 个发生的错误和警告的数量的报告。在 finial 协中不能调度事件,或含有任何财延信 息。应当指出的是你不需要担心已分配内存的释放,因为伤真器会自动处理这个问题。

… // 程序块的主要行为

end final

endprogram

\$display ("Test done with \$0d errors and \$0d warnings". errors, warnings);

#### 4.12 LC3 取指模块的定向测试(directed test)

使用到目前为止所学的知识,你可以为一个大设计中的某一模块创建一个简单的测

试。本章剩下的部分展示了对 LC3 微处理器中的一个模块的定向测试。后面的章节中包告诉你怎样创建随机测试。以及如何使用 OOP 来组织测试代码。

Little Computer 3(LC3)是一种数学用的汇编语言,主要面向计算机科学和计算机工程专业学生的编取基础的数学。LC3 由位于美斯丁的德州大学的 Yale N. Patt 和位于香巴尼的伊利诺斯大学的 Sanjay J. Patel 开发的 -LC3 在他们合作的数料书——《计算系统引论》,从作和订创 C语言如准体》(Satt 和 natel。2003)的第二版中发布。

北卡罗州立大学的 Xun Liu 博士、Rhett Davis 博士和 Paul Franzon 博士已经在 ECE 406 课程"复杂数字系统的设计"里实现了 LC3。 传可以在 http://chris. spear. net/systemverilog 下载设计规范和加密的 Verilog 代码。

LC3 设计包括 6 个模块: fetch(取指), execute(执行), writeback(回写), memAccess(府存访问), decode(解码)和 controller(热험器)。它实现了下列指令, ADD, AND, NOT. BR. IMP. ID. IDE. IDH. ISF.ST.STR 和 ST.




图 4.10 LC3 微控制器取指模块

- 图 4.10 中的 fetch 模块计算从内存中取数的地址。它有下列输入。
- (2) br\_taken;1 位。通知 fetch 块遇到控制信号,所以 npc 的值需要从 pc+1 改变为 由指令计算出的地址值 taddr(目标地址)。
  - (3) taddr:16 位。为分支或者跳转指令计算得到的目标地址。
  - (4) state;4位。controller块当前状态,比如 fetch,decode等等。
  - fetch 块有如下输出。
- (1) rd.1 位。通知内存执行读操作。因为 memAccess 块在 ReadMemory, WriteMemory 和 IndriectAddressRead 状态耐合驱动共享总线, 所以在这些状态时该信号处于高阻 态(2)。在所有其他状态:rd的值为高限。
  - (2) pc:16 位。程序计数器寄存器的当前值,即 PC reg,在 rd为高阻时其值为高阻。

```
(3) npc:16 位,其值始终为 PC reg+1。
```

在clock的上升沿,当br\_taken 为真时,taddr 送人 PC\_reg;而当br\_taken 为假时, npc送人 PC\_reg。PC\_reg 复位时为 16\*h3000。所有信号都在同一个周期内更新。

取指模块的 verilog 代码具有输入和输出端口。

#### 例 4.49 取指模块的 Verilog 代码

module fetch/clock.reset.state.pc.npc.rd.

taddr,br\_taken);

input clock, reset, br taken;

input [15:0] taddr;

input [3:0] state; output [15:0] pc,npc;// 当前和下一个 PC

output rd:

#### // 略去受保护的代码(protected)

endmodule

测试代码使用一个带有时钟块的接口以保证信号的同步采样读取。测试代码设置了 一个独立的监视器 modport,这样测试程序可以读回已经写人的數值。

#### 例 4.50 取指模块的接口

interface fetch\_ifc(input bit clock);
logic reset,br taken,rd;

logic [15:0] taddr;

cntrl\_e state; // 在例 4.52 中定义 logic [15:0] pc.npc: // 当前和下一个 PC

## clocking ch @ (posedge clock);

input pc, npc, rd;

endclocking // cb

output taddr, state, br taken, reset;

modport TEST (clocking cb.output reset);

modport DOT (
 input clock,reset,br\_taken,taddr,state,

# output pc,npc,rd); // 用于监控 DUT 信号

clocking chm 9 (posedge clock);

input pc,npc,rd,taddr,state,br taken;

```
endclocking // cbm
modport MONITOR (clocking cbm);
```

完向测试通过接口同步输格信号送人取指模块。

## endinterface // fetch ifc 例 4.51 取指模块的定向测试

program automatic test (fetch ifc.TEST if t, fetch ifc.MONITOR if m);

initial begin cntrl e cntrl;

Stimeformat (-9,0,"ns",5);

Smonitor ("%t: pc=%h npc=%h rd=%b state=%s", Srealtime, if m.cbm.pc, if m.cbm.npc, if m.cbm.rd, if m.cbm.state.name);

\$display("%t: Reset all signals", \$realtime);

if t.reset<=1;

if t.cb.taddr<=16'hFFFC;

if t.cb.br taken<-0;

if t.cb.state<=CNTRL UPDATE PC;

repeat (2) @if\_t.cb;

pc post reset: assert (if t.cb.pc==16'h3000);

##1 if t.cb.reset<=0;// 同步地释放复位信号

0(if t.cb); \$display("\n%t: Test loading of target address",

\$realtime);

if t.cb.state<=CNTRL UPDATE PC:

if t.cb.br taken<=1;

0(if t.cb);

@(if t.cb); pc br taken: assert (if t.cb.pc==16'hFFFC);

\$display("%t: Did the PC rollover as expected?", \$realtime);

```
if t.cb.br taken<=0;
if t.cb.state<=CNTRL UPDATE PC;
repeat (5) @(if t.cb);
pc rollover: assert (if t.cb.pc==16'h0000);
$display("\n%t: Step through all the controller states",
          Srealtime);
for (int i=CNTRL FETCH; i<=CNTRL COMPUTE MEM; i++)
    begin
     $cast(cntrl,i);
     if (cntrl==CNTRL UPDATE PC)
          continue:
     Sdisplay("%t: Try with controller state=%0d %s",
               Srealtime.cntrl.cntrl.name):
     if t.cb.br taken<=0;
     if t.cb.state<-cntrl;
     repeat (2) @(if_t.cb);
    pc no load: assert (if t.cb.pc==16'h0001);
and // for i
$display("n%t: Tristate on PC output", $realtime);
if t.cb.state<=CNTRL READ MEM;
@(if t.cb);
pc z read mem: assert (if t.cb.pc ===16'hzzzz);
if t.cb.state<=CNTRL IND ADDR RD;
@(if t.cb);
pc z ind addr rd: assert (if t.cb.pc ===16'hzzzz);
if t.cb.state<=CNTRL WRITE MEM:
@(if t.cb);
pc z write mem: assert (if t.cb.pc===16'hzzzz);
```

endprogram // test 顶层模块例化了取指接口、fetch 模块和 test。 顶层模块也定义了控制器状态枚举 类型,这样它在 test 和接口中就都可以使用。

## 例 4.52 取指测试平台的顶层模块

'timescale lns/lns

end

#### 102 第4章 连接设计和靠试平台

```
typedef enum (CNTRL UPDATE PC=0.
             CNTRL FETCH = 1,
             CNTRL DECODE = 2.
             CNTRL EXECUTE = 3,
             CNTRL UPDATE REGF = 4,
             CNTRL COMPUTE PC=5.
             CNTRL COMPUTE MEM = 6,
             CNTRL READ MEM = 7,
             CNTRL IND ADDR RD = 8.
             CNTRL WRITE MEM = 9) cntrl e;
module top;
   bit clock;
   always #10 clock=~clock:
   fetch_ifc fif(clock);
   test t1(fif,fif);
   fetch fl(clock, fif, reset, fif, state, fif, nc.
              fif.npc, fif.rd, fif.taddr, fif.br taken);
```

## endmodule // top 4.13 结论

在本章中你已经学会了如何使用 System Verilog 接口来组织各个设计模块和测试平 台间的通信。使用这种方法。你可以由一个接口来取代很多的信号连接。使代码更加容易 维护和修改、还可以减少连续出错的数量。

報告・相響は、近日以極少性核血質的數量。 Systemyrilog 也引人了程序块来減少待衡器件和測试平台之间的竞争状态。在接口中使用時钟块、測试平台可以相对于时钟正确無驱动和采样设计信号。

## 面向对象编程基础

## 5.1 概 述

对结构化编程语言,例如 Verilog 和 C 语言来讲,它们的数据结构和使用这些数据结构 构的代码之间存在很大的沟壑。数据声明,数据类型与操作这些数据的算法经常放在不 同处文件。现此告诉了过程序则解的服务

Verilog 程序的地通路LC程序设置加速于,因为 Verilog 语言中没有结构(strucers),目代的性数值。如果他更好像一个总统等化助。transaction的物品,能被需要多个数组,一个用于保存地址,一个用于保存地域,一个用于保存性等等。 事务(transaction)的的信息分布改进的分布的数值中。用来创建,交易存储设备等的代价位于,但该一份投资的成功。而以由果则成于任何任何的人,只是有关键,是特别的是一次使用,用于一个规模等处理,但是一个特别或可能,可以由果则以不行(testbench) 对化型了 100 个数组用,用当的形式被影响的形式使型了 100 个数组用,相当的形式使数型的形式,并且重新模型,以有非数组的大小规程整构工作。

面向对象编程(OOP)使用户能够创建发办的数据类型。并11年全们最使用这些数据 类面物用序属性地结合在一起。用户可以在更加编查的层次能立则以不合构系使数据 型。通过周用高数表执行一个动作由不是改变信号的电率。当使用事务长可 的时候、收益全实更加高效。这样解的附加某处是。测试平台报设计细节分开了。它们 学程度可以来,但原于维护。在来的通用中可以监督的

如果用户已经熟悉了面向对象编程(OVP),则可以胜过这一章,因为 System Verilog 相当严格选章守OVP 的规则,但你还是需要读一下 5.18 节以便了解如何搭建一个侧 试平台、第 8 章始出了一些请如继承等 (OVP)的高级概念,以及更多的侧试平台描建技 巧,每个读者都应该仔细阅读。

## 5.2 考虑名词,而非动词

将数据和代码组合在一起可以有效地帮助你编写和维护大型测试平台。如何把数据 和代码组合到一起?你可以先想想测试平台是怎么工作的。

测试平台的目标是给一个设计施加激励,然后检查其结果是否正确。如果把流入和

流出设计的数据组合到一个事务里.那么围绕事务及其操作实施测试平台就是最好的办 步. 在 OOP 中,事务就是测试平台的集占。

据可以想象—下海战平台和汽车的相信性。当你走进每年的时候,然此我行—展列 前件。例如自动。向前移动,转动。停车以及在车车的时候而任死。只期的领车要求作下解 有关它们正定工作的许规程中。 然必则提前或诸亚点火,行汗和关闭阻气门。时刻重意引 等速度。 如果在先期的地表例如用指的功道。 江東设计,还要由上轮的打得,则与。 伟与代 市份支任已经一个运路的过去分。 如果年纪自动一种等,只要要从上的投入人,保收 发动了作车。 與下向门接可以附进,据下斜右接可以制动。 你正在宫地上驾驶响了 不用 相心。 给来解某场全局地位全分地

一样多久还,接收、指右框架、然后产生报告、而在 OOP 中,你需要重新多速概律与 的结构,以及每等的功能,发生器使eterator 创建率为主排化它引擎中。一般、吸力器 (driver)和设计进行会话。设计返回的事务等被直接器(monitor)循连,记分板(scoreboard) 金幣維度的結果提携的結果进行比对。因此,测试平台应该分成若干个块(block).然后 它文字句相似了他的调构性。

## 5.3 编写第一个类(Class)

类封装了数据和操作这些数据的子程序。例 5.1 是一个通用数据包类。这个数据 包包含了地址 CRC 和一个存储数值的数组。在 Transaction 类中有两个子程序:一个输 出数据包地址的 函数和一个计算循环冗余校验码 (CRC; cyclic redundancy check)的 函数。



为了更加方便地对齐一个块的开始和结束部分。你可以在该块的最后 放上一个标记(label)。在例 5.1 中,这些结束标记可能者起来是多余的。 但是在具有很多较套块的真实代码中,标记可以缓到地帮助你配对简单的 结束或 endtask.endfunction和 endclass。

#### 例 5.1 简单的 Transaction 类

class Transactions

bit [31:0] addr, crc, data[8];

function void display;

\$display("Transaction:%h",addr);

endfunction : display

function void calc\_crc; crc=addr ^ data.xor; endfunction:calc\_crc



每个公司都有自己的命名风格,本书使用如下的约定。表在使用大 写字唱开始,并且在美名中不使用下到线。例如 Transaction 和 Packet: 常數程使用大写字诗定义,如 CELL\_SIZE, 受量都是用小写字等。例如 Count 他 trans\_type, 旋个人则言。你可以自由的使用任何依据使用的 今在风格。

#### 5.4 在哪里定义类

在 System Verilog 中·修可以把类定义在 program, module, package 中·或者在这些 块之外的任何地方。类可以在程序和模块中使用。本书包给出了类在程序块中使用的情 况。如第4章所示。在此之前,可以将程序块当作一个也合了测试代码的模块。它含有一 参辑性、相原理证率的的对象的表现。如论中述对键点的新性处

当你他健一个每目的时候。可能需要解释与一类保存在概立的文件中,当文件的数目 变得太大的时候。可以使用 System Verilog 的包(package)将一组相关的表面类型正义拥 绑在一起。例如。可以将所有的 SSI/ATA 每多周合到一个包中,这个包与系统的末極 都分性之,可以年始始健详。 民他不相关的类,例如事务,记分板或者不同协议(protocol) 的思议该办在无限的少性中

关于似的更详细的信息可以参见 SystemVerilog LRM。

#### 5.5 OOP 术语

OOP的新手和专家之间有什么不同? 首先就是你在使用的词汇。通过使用 Verilog。 依已经知道了一些(OIP)的概念。下面是一些(OIP)的术语,定义以及它们与 Verilog-2001 协士新的封政社系。

- (1) 类(class);包含变量和子程序的基本构建块。Verilog 中与之对应的是模块(module)。
- (2) 对象(object);类的一个实例。在 Verilog 中,你需要实例化一个模块才能使用它。
- (3) 句稱(handle) 提向对象的指针。在 Verilog 中, 依通过实例名在模块外部引用信 号和方法。一个 OOP 句柄就像一个对象的地址, 但是它保存在一个只能指向单一数据类 短的指针中。
  - (4) 属性(property),存储数据的变量。在 Verilog 中,就是寄存器(reg)或者线网(wire)米帮的信号。
- (5)方法(method),任务或者函数中操作变量的程序性代码。Verilog 模块除了initial 和 always 块以外,还含有任务和函数。
- (6) 原型(prototype);程序的头,包括程序名、返回类型和参数列表。程序体则包含了 执行代码。
- 本书使用了更加传统的 Verilog 术语;要量(variable)和程序(routine),而没有使用 OOP中的属性(property)和方法(method)(本书实际上始终将 routine 翻译为"程序或子程 序——译者),如果对 OOP 的术语并不感到陌生,你可以意略这一章。

在 Verilog 中,通过创建模块并且逐层例化,就可以得到一个复杂的设计。在 OOP 中 创建举并且确化它们(创建对象),核可以得到一个相似的层次结构。

下進是一分对途电ODP 光谱的比喻、转类规为一个另子的雇用Chlusprint)、被对 情报之方并的结构。但是你是在在一个直限里、你需要建造一幅实验的房子。一个对 象就是一个实际的房子。如同一组直目可以用来建造每号房子的各个部分,一个类也可 以则程度必到均象。房子的处址故像一个句料。它唯一地标志了体的房子。在你房房子 原则。你有很多点,如如母子子关切了打成者类为。是中的变金排开展存载。而于程 序用来控制这些数值。一个历子类可能并有很多部分对 turn\_on\_porch\_light(的)一 个微潮间的影似是一个操作的影响。

## 5.6 创建新对象

Verlog 和 (XXP 都具有例化的概念: 但是在留节方面却存在看一些区别。一个 Verlog 模块,何如一个计算器-是在代例被编译的时候和优的。 前一个 System Verlog 来。例如一个网络繁化。此一个 System Verlog 来。例如一个网络繁化。此时的 资价是是事实的 成者 经债金 、Verlog 资价处是事态的。就像硬件一样在伤真的时候不会变化,只有信号值在改变。而 System Verlog 中,激励对象不断接受创建并且用来要动 DUT,检查结果。最后这些对象所占用的内存可以被释放。UUE 能向对多种但

OOP 和 Verilog 之间的相似性也有一些例外、Verilog 的顶层模块是不会被最实地侧 化的、但是 SystemVerilog 安在使用前必须先例化。 为外、Verilog 的实例名只可以指向 一个实例。而 SystemVerilog 句柄可以指向很多对象、当然一次只能指向一个。

#### 5.6.1 没有消息就是好消息

在例5.2中,tr是一个指向 Transaction类型对象的句柄,因此 tr可以简称为一个Transaction句柄。

例 5.2 声明和使用一个句柄

Transaction tr;// 声明一个句柄

Tr=new(); // 为一个 Transaction 对象分配空间

在声明切解上的时候,它被初始化为特殊值而以1. 接下来,你阐用new() a酸果的 键 Transaction 对象, new in数为 Transaction 分配空间,将交量初始化为散认值(二 值变量为0. 四组变量为以,并返回保存均象的地址,对于每一个类单路,System Vering 创建一个数认的 new in数末分配并初始化对象。有关 new in数的更多细节,请参见 5.8.2 节。

#### 5.6.2 定制构造函数(Constructor)

有时候 OOP 术语会使一个简单的概念看起来复杂化。例化是什么意思? 当你调用

① 回到房子的比喻,房子的地址一般都是静止的,除非你的房子被模型导致你不得不重新重新房。例垃圾 回收从来不会是自动的。

new 高數例化一个对象的时候,你是在为该对象申请一个新的内存块来保存对象的变量。 例如,Teansaction,要有两个32 位的寄存解设础过程。CPU以及一个具有人个元素 被 器的數值。总计包含 10 个长字(Ongero),或是18 40 个学。 原因当务周 new 通数的 时候,System Verliox 就会分配 40 字节的存储空间。如果你使用过 C 语言,你可以及现这 个步骤服 alloc 植板非常相似。位当指出的是,System Verliox 为四值安量使用更多的 由成本,却已合程本。此时能成在。

构造高數能了分配內存之外,它还初始化变量。在數认情况下,它等空量设置成數认數值——值变量为。內國查量为、內等。 修可以遇直自定之 nee 編教將默は假设成 依經數的機 医、该酰多对化 nee 編載 化解水均离器 "因为它创建对象。如如用头头和钉子建造体的房子。但是 nee 編教 化能布温阀值。因为构造 函数总是返回一个指向类

```
对象的句柄,其类型最是来身。

例5.3 简单的用户定义的 new()函数
class Tenanaction;
logic [31:0] addr,crc,data[8];

function new;
addr=3;
foreach (data[i])
data[i]-5;
endfunction
endclass
```

例 5.3 将 addr 和 data 波为固定数值,但是 cre 仍将被初始化位款认值 X(System Verliog自由为对象分配代档空间)。 你可以使用具有數认值的函数参数来创建更加更活 的构造函数,如例 5.4 所示。这样你就可以在週用构造函数的时候给 addr 和 data 指定 低或者使用数认值。

```
例5.4 一个等有多数的 new() 函数
class Transaction;
logic [31:0] addr,orc,data[8];

function new(logic [31:0] a=3,d=5);
addr=a;
foreach (data[i])
data[i]=d;
endfunction
endclass
initial begin
Transaction tr;
```

end

SystemVerilog怎么知道该调用哪个 new() 函数呢? 这取決于軟值操作符左边的句柄 类型。在例 5.5 中、调用 Driver 构造函数价部的 new() 函数、公调用 Transaction 的 new() 函数。即使 Driver 的 new 函数的记义高它更近。这是因为 tr 是 Transaction 句 概、SystemVerilog 分娩出于确的记录。创建一个 Transaction 类的对象。

#### 例 5.5 调用正确的 new()函数

class Transaction;

endclass : Transaction

class Driver;

Transaction tr;

function new(); // Driver的 new 函数

tr=new(); // 调用 Transaction 的 new 函数

endclass : Driver

## 5.6.3 将声明和创建分开



你应该避免在声明一个句柄的时候调用构造函数。即 new 函数。虽然 这样在语法上是合法的,但是这会引起顺序问题,因为在这时构造函数在 第一条之程语句前就被调用了。你可能希望按照一定的顺序初始化对象。 但易如果在声明的时候调用了 new 源數 化致不像控制 这个原序了。此

## 5.6.4 new()和 new[]的区别

你可能已经往意到 new()函数限 2.3 节中用来设置动态数组大小的 new()操作看起 来非常相似,它们都申请内存并划始信变量。两省最大的不同在于调用 new()函数仅创 建了一个对象,而 new()操作则建立一个含有多个元素的数组, new()可以使用参数设置 对象的数值,而 new()具需使用一个数值来设置数组的大小。

#### 5.6.5 为对象创建一个句柄



OOP的新手经常会逐渐对象和对象的句柄。其实两者之间的区别 是非常明显的。你通过声明一个句柄来创建一个对象。在一次仿英中。 一个句柄可以指向很多对象。这就是 OOP 和 SystemVerilog 的动态特

性。所以,不要再混淆句柄和对象了。

1453690345430

在例 5.6 中,t1 首先指向一个对象,然后指向另一个对象。图 5.1 给出了对象和指针 最后的结果。

#### 例 5.6 为多个对象分配地址

t1=new(); // 为第一个 Transaction 对象分配地址

t2=t1; // t1 和 t2 都指向该对象 t1=new(); // 为第二个 Transaction 对象分配地址



图 5.1 分配多个对象后的句柄和对象

为什么我们希望动态地创建对象?在一次仿真过程中,你可能需要创建成百上千个 事务。SystemVerliog 使你能够在需要的时候自动创建对象。在 Verliog 中,你只能使用 固定大小的数组,而且这个数组必须要大到能够容纳最大数量的事务。

应当指出的是。这种动态的对象创建不同于 Verilog 语言之前所提供的任何转性、 Verilog 模块的实例和它的名字是在编译的过程中静态地摆绑在一起的。 即使是在仿真过 程中产生和自动注销的 automatic 变量 名字和内存也总是据在一起的。

与期可以用参加会议的人们来做比方、每个人都类但一个对象。 当你到这理场的时候,我会创建一个名牌。在上面写上你的名字。上个名牌就是一个句称。可以谓物应组织或识别每一个与会表。当常生下的时候,存储它问或被彻定了。 你可能作为与会表。 所谓我不识别等一个与会表,也不是我们是我们多一个时间名牌。 当你身开现场的时候,只要在上围站上一个新公客、场份的景观以重新使用,这就是我一个一个明可以追注就做面前的另一个对象。 最后,如果是下名牌。那么就没有什么可以转误你了,你就会被要求离开会场。你上期你的组 依然的心神的性性的人作用

## 5.7 对象的解除分配(deallocation)

你已经知道了如何创建一个对象——但是你知道怎么同收它吗?例如,你的测试平台创建并且发起了上于农的事务,例如发到 DUT 的事务, 一旦你得知事务已经成功完成,并且也得到了统计结果,依就不需要再保留这些对象了。这时候,你需要回收内存, 旁侧,长时间的价值全缘内容解系,或是运行组接触数据。

垃圾倒收是一种自动释放不再被引用的对象的过程。SystemVerilog 分辨对象不再被 引用的办法就是记住指向它的句柄的数量,当最后一个句柄不再引用某个对象了。 SystemVerilog就释放该对象的空间<sup>©</sup>。

例 5.7 创建多个对象

Transaction t: // 例隸一个旬极

t=new(): // 分配一个新的 Transaction t=new(); // 分配第二个,并且释放第一个 t t=null: // 解除分配第二个

例 5.7 的第二行调用 new() 例建了一个对象,并且将其地址保存在句柄 t 中,下一 个 new () 函数的调用创建了一个新的对象,并将其独址放在 t 中,覆盖了句柄 t 先前的 值。因为这时候已经没有任何包板指向第一个对象。SystemVerilog 就可以終其解除分配 了。对象可以立刻被删除,或者等上一小段时间再删除。最后一行明确地清除句柄,所以 至此第二个对象也可以被解除分配了。

如果你熟悉 C++,这些对象和句题的概念可能看起来不陌生,但甚该调者存在着--些非常重要的区别。SystemVerilog 的句柄只能指向一种类型,即所谓的"安全类型"。在 C中,一个典型的无类型指针只是内存中的一个抽屉,你可以将它设为任何数值,还可以 通过预增量(pre-increment)操作来改变它。这时候你无法保证指针一定是合法的。 C++的指针相对安全些,但和 C 有类似的问题。SystemVerilog 不允许对句柄作和 C 类 似的改变,也不允许将一种类型的句柄指向另一种类型的对象。(SystemVerilog 的 OOP 煙苑比起 C++来更加接近 Java)。

其次,因为 System Verilog 在没有任何句柄指向一个对象的时候自动回收垃圾,这就 保证了代码中所使用的任何句柄都是合法的。而在 C/C++中,指针可以指向一个不再 存在的对象。在这些语言中,垃圾同收县手动的、所以当你忘了手动器放对象的时候。代 码就可能会存在内存滑级,



SystemVerilog不能回收一个被句柄引用的对象。如果你创建了一个 链接表,除非手工设置所有的句柄为 null,清除所有句柄。否则 System-Verilog 不合務於对象的空间,如果对象包含有从一个转程逐步出来的程

序,那么只要该线程仍在运行,这个对象的空间就不会被释放。同样的,任 何被一个子线程所使用对象在该线程没有结束之前不会被解除分配。关于线程的更多信 息请参见第7章。

## 5.8 使用对象

现在你已经分配了一个对象,那么如何来使用它呢?回到 Verilog 模块的对比,可以 对对象使用","符号来引用变量和子程序,如例 5.8 所示。

例 5.8 使用对象的变量和子程序 Transaction t; // 声明一个 Transaction 何柄 t=new(): // 例律一个 Transaction 对象 t.addr=32'h42; // 设置变量的值 t.display(); // 调用一个子程序

严格的 OOP 规定,只能通过对象的公有方法访问对象的变量,例如 get ()和 put ()。 这是因为直接访问变量会限制以后对代码的修改。如果将来出现一个更好的(或者另一 种)算法,你可能因为需要改变所有那些直接引用变量的代码,而导致你不能采用这种新 的算法.



这种方法的问题在于,它是为生命周期达数十年或者更长的大型应用 程序准备的。这样的大型程序会有许多的程序员来修改它们,因此稳定性 是至关重要的。但在创建测试平台时,你的目标是最大限度地控制所有的 变量,以产生最广泛的激励。要实现这个目标,可以采用受约束的随机激

励产生方法。如果变量隐藏在无数的方法背后,这是难以做到的。尽管 get()和 put() 对编译器 GIII和 API 会读是最好的。你还是应该坚排非专量公有化,以便测试平台的任 何地方都可以访问它们。

## 静态变量和全局变量

每个对象都有自己的局部变量,这些变量不和任何其他对象共享。如果有两个 Transaction 对象,则每个对象都有自己的 addr.crc 和 data 变量。但有时候你需要一 个某种类形的容易,被所有的对象所共享。例如,可能需要一个容量来保存已创建事务的 数目。如果没有 OOP,可能需要创建一个全局变量。然后你就有了一个只被一小段代码 所使用。但是整个测试平台都可以访问的全局变量、这会"污染"全局久字空间(name space),导致即使你想定义局部变量,但是变量对每个人都是可见的。

## 5.9.1 简单的静态变量

例 5.9 含有一个静态容量的图

t2=new();

在 SystemVerilog 中,可以在举中创建一个静态变量。该变量将被这个举的所有实例 所共享,并且它的使用范围仅限于这个类。在例 5.9 中,静态变量 count 用来保存迄今为 止所创建的对象的数目。它在声明的时候被初始化为 0, 因为在伤真开始不存在任何的事 各、每构造一个新的对象。它就被标记为一个唯一的值。同时 count 格被加 1.

```
class Transaction:
     static int count=0: // 已创建的对象的数目
     int id;
                      // 实例的唯一标志
     function new():
         id=count++; // 设置标志,count 递增
     endfunction
endclass
Transaction t1.t2:
initial begin
                  // 第一个字例, id=0, count=1
     t1=new():
```

// 第二个实例 id=1,count=2 Sdisplay ("Second id=%d, count=%d", t2, id, t2, count):

在例 5.9 中,不管创建了多少个 Transaction 对象, 静态变量 count 只存在一个。 你可以认为 count 保存在举中而事对象中的。变量 id 不是静态的。所以每个 Transaction 112 第5章 面內別學園程基礎 都有自己的 id 变量, 如图 5.2 所示。这样, 你就不需要为 count 创建一个全局变量了。



图 5.2 举中的静态变量



使用ID域是在设计中跟踪对象的一个非常折的方法。在调试测试平台的时候、保经常需要一个唯一的信。SystemVerilog 不能輸出对象的域 也,但是可以创建ID域来区分对象。当你打算创建一个全局支援的时候, 首先考虑创建一个类的静态变量。一个类应该是自给自足的、对外部的引

用核少核好。

#### 5.9.2 通过类名访问静态变量

例 5.9 中使用了旬柄来引用静态变量。其实无需使用旬柄,你可以使用类名加上::,即类作用域操作符,如例 5.10 所示。

#### 例 5.10 类作用域操作符

class Transaction; static int count=0; // 创建的对象数

... endclass

-----

initial begin run test();

\$display("%d transaction were created", Transaction::count): // 引用静态句模

and

## 5.9.3 静态变量的初始化

静态变能通常在声明时初始化。你不能简单地在类的构造画数中初始化静态变量, 因为每一个新的对象层。调用构造函数。你可能需要另一个静态变量来作为标志。以标 识原始变量是否已被初始化。如果需要做一个更加详细的初始化,你可以使用初始化块。 但总要保证在创建第一个对象面。第已经由验位了静态等单。

## 5.9.4 静态方法

静态变量的另一种用途是在类的每一个实例都需要从同一个对象获取信息的时候。 例如。transaction类可能需要从配置对象获取模式位。如果该位在 Transaction类 中定义成了非静态句柄。那么每一个对象都会有一份模式位的转码。基础内在海费。例

#### 5.11 举例说明了如何使用静态变量。

static int count=0; int id; //显示静态变量的静态方法 static function void display statics();

endfunction endclass Config cfg;

```
例 5.11 旬柄的静态存储
```

```
class Transaction;
      static Config cfg; // 使用静态存储的句柄
      MODE E mode;
      function new();
          mode=cfq.mode;
      endfunction
  endclass
  Config cfg;
  initial begin
       cfg-new(MODE ON);
       Transaction::cfq=cfq;
  end
  当你使用更多的静态变量的时候,操作它们的代码会快速增长为一个很大的程序。
在 System Verilog 中,你可以在拳中侧律一个静态方法以用于读写静态变量,甚至可以在
第一个牢侧产生之前读写整态容量.
  例 5.12 中含有一个简单的静态函数来显示静态变量的值。SystemVerilog 不允许静
态方法读写非静态变量,例如 id. 你可以根据下面的代码来理解这个限制, 在例 5.12 的
最后调用 display static 函数的时候,还没有创建任何 Transaction 类的对象,所以
还没有为变量 id 分配存储空间。
  例 5.12 显示静态变量的静态方法
  class Transaction;
      static Config cfg:
```

```
initial begin
    cfg=new(MODE ON);
    Transaction::cfg=cfg;
    Transaction::display statics(); //调用静态方法
    end
```

## 5.10 类的方法

类中的程序也称为方法,也就是在类的作用城内定义的内部 task 或者 function。 例 5.13 为类 Transaction 和 PCI\_Tran 定义了 display()方法。SystemVerilog 会根据

```
句柄的类型调用正确的 display()方法。
   例 5.13 类中的方法
   class Transaction;
        hit [31:0] addr.crc.data[8];
        function void display();
              Sdisplay ("@ %0t: TR addr=%h, crc=%h", $time, addr, crc);
              Swrite("\tdata[0-7]=");
              foreach (data[i]) $write(data[i]);
              Sdisplay():
         endfunction
    endclass
   class PCI Tran;
         bit [31:0] addr, data; // 使用真实的名字
         function void display();
              $display("@%Ot: PCI: addr=%h,data=%h",$time,addr,data);
         andfunction
    endclass
   Transaction t;
```

PCI\_Tran pc;

initial begin

t=new(): // 例建一个 Transaction 对象 t.display(); // 调用 Transaction 的方法 pc=new(); // 创建一个 PCI 事务 pc.display(); // 调用 PCI 事务的方法

老中的方法默认使用自动存储,所以你不必担心忘记使用 automatic 條飾符

## 5.11 在类之外定义方法



一条值得标道的规则是,你应当限制代码股的长度在一页范围内以保证其可读性。该规则用于超数或任务对你可能并不感到陌生。但是它同样想用于类。如果你可以一次在一层内读到类中所有的东西。那么理解读类份今年细知效应具。

但是如果每个方法占一页,那么整个类怎么能控制在一页内呢? 在 SystemVerilog 中 你可以将方法的原型定义(方法名和参数)放在类的内部,而方法的程序体(过程代码)放 在类的后面证义。

下面是一个如何创建一个块外声明的例子。复制该方法的第一行,包括方法名和参 教育在开始处婚加关键问。xtern,然后将整个方法移至类定义的后面,并在方法名 前加上张名和图~订号行,作用封始柱径为,上侧中的举可以如下定义。

#### 例 5.14 块外方法声明

class Transaction:

bit [31:0] addr, crc, data[8];

extern function void display(); endclass

function void Transaction::display();

zon voza rranoacczon razopzaj (/)

\$display("8 % Ot: Transaction addr=%h,crc=%h",

\$time,addr,crc);

Swrite("\tdata[0- 7]=");
foreach (data[i]) \$write(data[i]);

\$display();

endfunction

class PCI Tran;

bit [31:0] addr, data; // 使用实名

extern function void display();

endclass

function void PCI\_Tran::display();

Sdisplay("@%Ot: PCI: addr=%h,data=%h", Stime.addr.data):

andfunction.



方法的原型定义跟内容不相匹配是一个常见的编码错误。System-Verilog要求除了多一个类名和作用减操作符之外,原型定义跟换外的方 法定义一颗。此外有些 OOP 编译器(g++和 VCS)禁止在原型和类的 116 #5# BOXESEE

内部指定参数的数认值。因为参数数认值对于调用该方法的代码非常重要,但是对于如 何字理並不那么重要了,所以它们最好放在类定义都分。



另一个常见错误是在要的外部声明方法时忘记写类名。这样做的结 果是它的作用范围高了一级(也许是在整个程序或包的范围内都可调 图) 以某个任务法图访问悉一领的专量和方法的财务。编译器整会报告。

如例 5.15 所示。

侧 5.15 举的外部任务定义忘记类名

class Broken: int id:

extern function void display;

endclass

function void display; // 忘记::分隔符

Sdisplay("Broken: id=%0d",id); //错误:找不到 id

endfunction

## 5.12 作用域规则

在编写测试平台的时候,需要创建和引用许多的变量。SystemVerilog 采用与 Verilog 相同的基本规则,但是略有改进。

作用城县--个代码块、例如一个模块,一个程序、任务、函数、类或者 begin end 块。 For 和 foreach 循环自动创建一个块,所以下标变量可以作为资循环作用域的局部变量 来声明和创建。

你可以在华中完了新的变量。System Verilog 中新洲的特性易可以在一个没有名字的 begin-end 块中声明变量,例如 for 循环内定义了索引变量。

名字可以相对于当前作用键,也可以用绝对作用键表示。例如以Sroot 开始、对于一 个相对的名字, System Verilog 查找作用城内的名字清单, 直到找到匹配的名字。如果不想 引起转义,可以在名字的开头使用Sroot®。

例 5.16 在不同的作用城内使用了相同的名字。应当指出的基,在实际的代码里应当 使用更加有意义的名字。 领子中的 limit 被用作会局变量, 程序变量, 类变量, 任务变量 和初始化块中的局部变量。后者是一个未命名的块,所以最终创建的标记(label)取决于 具体的工具.

例 5.16 名字作用域

int limit: // Sroot.limit

program automatic p:

① 这些例子都在 VCS2006, 06 中完成测试, MT1 Questa 仿真器使用 Sunit 来代替 Sroot。参见 4, 6 小节 华干汶斯者的详细信息.

```
5.12 作用域(図)
int limit:
                          // Sroot.p.limit.
class Foo.
     int limit.array[]: // Sroot.p.Foo.limit
     // $root.p.Foo.print.limit
     function void print (int limit);
          for (int i=0: i < 1 imit: i++)
               Sdisplay("%m: array[%0d]=%0d",i,array[i]);
endfunction
```

#### endclass

```
initial begin
```

```
int limit=$root.limit: // 见上面的注释
```

Foo bar: bar-new;

bar.array=new[limit]:

bar.print (limit); end

#### endprogram

对测试平台来说,你可以在 program 或者 initial 块中声明变量。如果一个变量仅 在一个 initial 块中使用,例如计数器,应当在使用它的块中声明,以避免跟其他块出现 辦在的冲突。注意:如果在一个未命名的块内定义变量,如例 5.16 中的 initial 块,那么 最终在各种工具中的层次结构名字就可能完全不同。



类应当在 program 或者 module 外的 package 中定义。这应当是所 有测试平台都该遵守的,你可以将临时变量在测试平台最内部的某分

如果在一个块内使用了一个未声明的变量,碰巧在程序块中有一个 **同名的变量,那么类就会使用程序块中的变量,不会给出任何的警告。在** 例 5.17 中,函数 Bad::display 没有声明循环变量 i,所以 SystemVerilog 将使用程序级变量的 i。调用该函数就会改变 test.i 的值,这可能不是

#### 你所希望的!

## 例 5.17 使用了错误的变量的类

program test: // 程序级亦品 int is

class Rad.



```
118 第5章 面向对象编程基础
          logic [31:0] data[];
          // 调用该函数非企改变程序级的变量(
          function void display;
              // 在下面的语句里忘了声明:
              for (i=0; i<data.size; i++)
                          Sdisplay("data[%0d]=%x",i,data[i]);
          endfunction
      andclass
   endprogram
   如果你格举移到一个 package 中,那么类就看不到程序一级的变量了,由此就不会
无食器用到它了。
   例 5.18 将类移入 package 来查找程序错误
   package Mistake;
      class Bad:
          logic [31:0] data[];
          // 未定义1,不会被编译
          function void display;
               for (i=0; i< data, size(); i++)
               $display("data[%0d]=%x",i,data[i]);
          endfunction
       endclass
   endpackage
  program test:
       int in // 程序级牵错
       import Mistake::* ;
```

## 5.12.1 +his是什么

endprogram

当你使用一个变量名的时候、System Verilog 将先在当前作用域内寻找。接着在上一级 作用域内寻找。直到找到该会量为止,这位基 Verilog 所采用的算法。但是如果依在类的 很深的底层作用域。却想明确她引用类一级的对象呢?这种风格的代码在构造函数里最 常见。因为这时候程序员使用相同的表变量名和参数名型。在例 5.19 中、美國同"chia"

① 有些人认为这是高了什么的可读性,另一些人认为这是要求从在他看。

```
CONTRACT AND CONTRACT SUPPLIES AND CONTRACT SUCCESSION OF THE PROPERTY SUCCESSION OF 
                                                                                            例 5.19 使用 this 指针指向零一级变量
```

```
class Scoping;
```

string oname;

function new(string oname):

this.oname-oname; // 类变量 oname=局部变量 oname endfunction

endclass

## 5.13 在一个类内使用另一个类

近过使用指向对象的句柄。一个类内部可以包含另一个类的实例。这如同在 Verilog 中,在一个模块内部包含另一个模块的实例。以建立设计的层次结构。这样包含的目的通 常是重用和控制复杂度。

例如,你的每一个事务都可能需要一个带有时间戳的统计块,它记录事务开始和结束 的时间,以及有关此次事务的所有信息,如图 5.3 所示。



图 5.3 包含效象

例 5.20 给出了 Statistics 类的定义。

## 例 5.20 Statistics 类的声明

class Statistics:

time startT, stopT; // 事务的时间 static int ntrans=0; // 事务的教目

static time total elapsed time=0; function time how long;

how long-stopT-startT; ntrans++; total elapsed time + =how long;

endfunction

```
function you'd start!
     startT=Stime;
endfunction
```

endclass 现在你可以在另一个类中使用这个类。

## 例 5.21 対装 Statistics 类

class Transaction:

bit [31:0] addr.crc.data[8]; Statistics state: // Statistics 句柄

function new(): statsmnew(): // 例建 stats 字例

endfunction

task create packet();

// 填充何数据

state.start(): // 传送数据包

endtask

endclass

最外层的类 Transaction 可以通过分层调用语法来调用 Statistics 类中的成员。 例如 ststs.startT.

一定要记得例化对象,否则句柄 ststs 是 null,调用 start 会失败。这最好在上层 即 Transaction 类的构造函数中完成。

当你的季帝得越来越大的时候,它们可能会牵得很难管理。当你的牵量声明和方法 原型增加到超过一页的时候,就需要看看是否能将类内的成员按照逻辑分组,这样他们就 能分成几个小部分。

这可能也标志着是需要重新安排代码的时候了,例如将它分成几个更小的、相关的 类。参见第8章关于类的继承。看看你在类中想要做的是什么。是不是存在一些成员你 可以格它移到一个或者更多的基举中,例如格一个举分解或几层。一个血形的许多就是 类中存在多处相同的代码。你需要将这段代码输出来做成一个当前类的成员函数,或者 当前类的父类的成员函数,或者同时做到两者中去。

## 5.13.1 我的类该做成多大



你可能需要将太大的举分成若干个小老; 同样的, 你也需要为悉定义 一个下限。一个只含有一个或者两个成员的类会使代码难以理解,因为它 增加了一个额外的层次。强迫你不断地在父类和所有的子类之间切换以理 解代码的功能。此外,再看看类被使用的频率。如果一个小类只被例化了

一次,那就可以把它会并到父弟中去。

一个 Synopsys 客户曾经将每个事务的变量封装到自己的类中,以便很好的控制随机 性。事务的地址、CRC、数据等又具有独立的对象。最后,这种做法使类的层次结构变得 更加复杂。于是在后续的项目中,他们将层次展平了。

关于类的划分的更多内容, 参见8.4 节。

#### 5.13.2 编译顺序的问题

有时候你需要编译一个类,而这个类包含一个尚未定义的类。声明这个被包含的类 的句柄将会引起错误,因为编译器还不认识这个新的数据类型。这时候你需要使用 typedef 语句声明一个拳名,如下侧所示。

例 5.22 使用 typedef class 语句



Statistics stats: // 使用 Statisti

让外国人民文深入3解中国

class Statistics; // 定义 Statistics类

福迁彼此感情 endclass

#### 5.14 理解动态对象

在静态分配内存的语言中,每一块数据都有一个变量与之关联,例如 Verilog 中可能 有一个wire 举现的变量 grant,整数变量 count 和一个模块实例 il. 在 OOP中,不在 在这种——对应关系。可能有很多对象,但是只定义了少量句柄。—个测试平台在伤直 过程中可能产生了数千次事务的对象,但是仅有几个句柄在操作它们。 如果你只写过 Verilog 代码,对于这种情况你可能需要好好他活应一下。

在实际使用中,每一个对象都有一个句柄。有些句柄可能存储在数组或者队列中,或 者在另一个对象中,例如链表。对于保存在部箱(mailbox)中的对象,包括数是 System-Verilog 的一个内部结构。关于邮箱的更加详细的信息参见 7.6 节。

#### 5.14.1 将对象传递给方法

当你将对象传递给一个方法的时候发生了什么。也许这个方法只需要读取对象中 的值,例如上面的 transmit. 又或者你的方法可能全修改对象的值,例如创建一个数据 包的方法。不管是哪一种情形,当你调用方法的时候,传递的是对象的句柄而非对象 本身,



图 5.4 方法里的伺柄和对象

在图 5.4 中,任务 generator 測用了 transmit。两个句柄 generator.t 和 transmit.t都指向同一个对象。

当你调用一个你有标量变量(不是数组,也不是对象)的方法并且使用 ret 关键词的 时候,System Verilog 传递连标量信息址,所以方法也可以橡皮标量变量的值。如果你不使 用 ret 关键词,System Verilog 将该标量的值复制到参数变量中,对该参数变量的任何改 变不会解构度变量的值。

```
例 5.2 传递对象

// 将包传送到一个 32 位总线上

task transmit (Transaction t);

CBbus.rx_data<-t.data;

t.stats.startT-Stime;

...

endtask
```

```
Transaction t;
initial begin
t-new(); // 为对象分配空间
t.addr-42; // 初始化数值
transmit(t); // 将对象传递给任务
end
```

在例 5.23 中,初始化块先产生一个 Transaction 对象,并且调用 transmit 任务。 transmit任务的参数是指向该对象的句解。通过使用句解,transmit 可以该写对象中 的值。但是,如果 transmit 试图改变句解,初始化块棒不会看到结果。因为参数 t 從有 使用定任修设存。

方当可以改变一个对象。即使方法的句形参数设有使用 ref 修饰 符。该容易给前月户带来混淆。沿方他们有的那种对象思力一级。如 上列房下transant可以在方度变例,也稍没下为数据数据时间, 我来来不想让对象在发进中横步战"而全域伸进一个对象的特别的方法。这样原来的数据或标序。 关于对象类例如复杂的意思见。

## 5.14.2 在任务中修改句柄



#### 例 5.24 错误的事务生成任务, 包柄前缺少美键调 ref

function void create (Transaction tr); //错误,缺少 ref

tr=new();

//初始化其他城

endfunction

Transaction t; initial begin

create(t); //创建一个 transaction

\$display(t.addr); //失败,因为 t=null end

尽管 create 修改了参数 tr.调用块中的句柄 t.仍为 null, 你需要将参数 tr 声明 为 ref.

## 例 5.25 正确的事务发生器,参数是带有 ref 的句柄

function void create (ref Transaction tr);

endfunction//create

## 5.14.3 在程序中修改对象



在测试平台中,一个常见的错误是忘记为每个事务创建一个新的 对象。在例 5.26 中, generator\_bad 任务创建了一个有随机值的 Transaction 对象,然后将它多次传送给设计。

#### 例 5.26 错误的发生器,只创建了一个对象

task generator bad(int n);

Transaction t; t=new(); // 创建一个新对象

repeat (n) begin

t.addr=\$random(); //变量初始化 \$display("Sending addr=%h",t.addr);

transmit(t); // 将它发送到 DUT

end endtask

这个错误的建块是什么?上面的代码处创建一个 Transaction.所以每一次循环。 generator\_bad在发送海界对象的同时又撤放了它的内容。当你运行这股代南的时候。 Sdisplay全级示侵多不同的 addr 值,但是所有被投送的 Transaction 都有相同的 addr数值。如果 transmit 的线程需要耗费几个周期完成发送。就有可能出现这种情 饭,因为对象的内容化传送的房间被重新随机了。如果 transmit 任务发送的是对象 的解水 保存可以全处重复相接之分象了。这种磁性必是生在解析。如何

为避免出现这种错误。你需要在每次循环的时候创建一个新的 Transaction 对象。

```
95.12 正确的产生器 dd接を个対象

task generator_good(int n);

Transaction t;

repeat (n) begin

thene(); // 何建一个新対象

t.addr-Srandon(); // 安積初始化

Sdisplay("Sending addr-Nh",t.addr);

transmit(t); // 特を发送到 DUT

end
```

5.14.4 句柄数组

在写测试平台的时候,可能需要保存并且引用许多对象。你可以创建句树敷组,敷组 的每一个元素指向一个对象。例 5,28 给出了一个保存十个总线事务的伺赖敷组,

```
例5.2% 使用切纳效阻
tasky generator();

trensmit tarray(10);

foreach (tarray(1))

begin
tarray(1)=new(); // 创建每一个对象
transmit(tarray(1));

end
endtask
```

tarray數组由句稱构成,而不是由对象构成。所以需要在使用它们之前创建所有对 象,就像你为一个普通的句稱创建对象一样。没有任何办法可以调用 new 函数为整个句 極數個创建对象。

不存在"对象数组"的说法,虽然可以使用这个词来代表指向对象的句柄数组。你应 当率记这些句柄可能并没有指向一个对象,也可能有多个句柄指向了同一个对象。

#### 5.15 对象的复制

有时候可能需要复制一个对象,以防止对象的方法修改原始对象的值,或者在一个发生器中保留约束。可以使用简单的 now 函数的内建拷贝功能,也可以为更复杂的类编写专门的对象纯印代码。8、2 节介绍了为什么需要创建一个复制方法。

## 5. 15. 1 使用 new 操作符复制一个对象

使用 new 复制一个对象简单而且可靠,它创建了一个新的对象,并且复制了现有对象 的所有容量,但基体已经定义的任何 new ()函数都不会被调用。

```
class Transaction;
bit [31:0] addr, orc, data[8];
endclass
Transaction src, dst;
initial begin
src-new; // 剑被第一个效象
```

例 5.29 使用 new 复制一个简单卷

dst=new src; // 使用 new 操作符进行复制 end

这是一种简易复制(shallow copy),类似于原对象的一个影印本,原对象的值被盲目 地均写到目的对象中,如果类中包含一个指向另一个类的句明,那么,只有最高一级的对 象被 now操作符复制,下层的对象都不会被复制,在例 5.30 中,Transaction类包含了 一个指向 Statistics 卷的句明, 原的定义则明 5.20.

#### 例 5.30 使用 new 操作符复制一个复杂类

```
class Transaction;
bit [31:0] addr.crc.data[8];
static int count=0;
int id;
Statistics stats; //格向 Statistics 对象的句稱
```

```
function new;

stats=new(); //梅遊一个新的 Statistics 对象

id=count++;

endfunction
```

Transaction src,dst;

endclass.

126 第5章 医内对象偏径基础

src-new(); // 创建一个 Transaction 对象 src-state.statt7-42; //抗康見图 5.5 dat-new src./ // 用 new 機件符券 src 拷貝別 dat 中,结果是图 5.6 dat.state.statt7-96; // 改变 dat 例 src 的 state Sdisplay(spc.state.statt7)://996\*,是图 7

初始化块创建第一个 Transaction 对象,并且修改了它内部 Statistics 对象的变量,则则 5.5.



图 5.5 使用 new 操作符进行复制之前的对象和伺秘

当週刊 new 函数进行复制的时候、Transaction 对象被拷贝、但是 Statistics 对 象役有被复制。这是因为当你使用 new 操作符复制 一个对象的时候、它不会用用综自己 的 new 1函数 相反的・受量和句制的值被复制、所以现在两个 Transaction 对象都具 有相同的 id 值、如图 5.6 所示。

更糟糕的是, 两个 Transaction 对象都指向同一个 Statistics 对象。所以使用 src 句柄修改 startT 会影响到 dst 句柄可以看到的值。



图 5.6 使用 new 操作符进行复制 之后的对象和句柄

end

5.7 使用 new 操作符进行复制 之后的对象和句柄

## 5.15.2 编写自己的简单复制函数

如果你有一个简单的类,它不包含任何对其他类的引用、那么编写 copy 函数非常容易。

例 5.31 含有 copy 函数的简单类

class Transaction; bit [31:0] addr.crc.data[8]://没有 Statistic 街鍋

function Transaction copy; copy=new(); // 创建目标对象 copy.addr=addr; // 填人數值 copy.crc=crc; copy.data=data; // 复制數组

endfunction endclass

例 5.32 使用 copy 函数

Transaction src,dst;

initial begin src=new(); // 侧建第一个对象

dst=src.copy;//复制对象 end

## 5.15.3 编写自己的深层复制函数

对于并非简单的类。你应该创建自己的 copy 函数。通过调用类所包含的所有对象的 copy 函数。可以做一个保险的拷贝、保自己的 copy 函数或要确保所有用少域(例如 ID) 保持一级。创建自定义 copy 函数的最后阶段需要在新增变量的同时更新它们——如果忘记了其中的一个、你可能需要花上数小好的时间调试程序在到找到更去的数值吗。

#### 例 5.33 复杂类的深层复制函数

class Transaction;

bit [31:0] addr,crc,data[8];

Statistics stats; //指向 Statistics 对象的句柄 static int count=0:

int id;

function new;

stats=new():

id=count++;

function Transaction copy:

convenew(): // 例錄目标

copy-new(), // 如是日标 copy.addr=addr: // 填入数值

copy.crc=crc;

copy.data=data;

copy.stats=stats.copy(); // 调用 Statstics::copy 函数 id=count++;

① 下一个版本的 System Verilog 可能会包含程层对象复制机制。但是-这仍然只是一个复制,你的构造函数(new 函数)不会被调用. 类似 ID 这样的城也不会自动更新。

```
endfunction
```

entotiass copy 週用了构造函数 new().所以每一个对象都有一个唯一的 id。需要为 Statistics 类和层放结构中的每一个类增加一个 copy()方法。

#### 例 5.34 Statistics 本定义

```
関う。4 Statistics火止

class Statistics.topT; // Transaction 的計同数

time startT.stopT; // Transaction 的計同数

... // 参助人業の分を返析。20

function Statistics copy();

copy.startTrestartT

copy.stopTr=stopT;
```

endfunction endclass

这样一来当你复制一个 Transaction 对象的时候,它会有自己的 Statistics 对象,如侧 S. 35 所示。

#### 64 5.35 使用 new 操作符复制复杂类

```
Transaction src,dst;
```

```
initial begin

src=new(); // 创建第一个对象

src.stats.startT=42; // 设置超始时间
```

dst=src.copy(); // 使用深层复制将 src 复制给 dst dst.stats.startT=96; // 仅改变 dst 的 stats 值

\$display(src.stats.startT); // "42",见图 5.8



图 5.8 经过深层复制后的对象和句柄

#### 5.15.4 使用流操作符从数组到打包对象,或者从打包对象到 数组

某些协议、如 ATM 协议、每次传输一个字节的控制或者数据值。在送出一个 transaction之前,需要将对象中的变量打包成一个字节数组。类似的,在接受到一个字节申 之后,也需要将它们解似到一个 transaction 对象中。这两种功能都可以使用流慢作符

你不能嫁整个对象说人资操作符,因为诠释会包含所有的成品,包括数据成品和其他 额外信息,如时间戳和你不想要打包的自检信息。你需要编写你自己的 pack 函数,仅打

```
句你所洗搔的成员变量,
   例 5.36 含有 pack 和 unpack 函数的 Transaction 类
   class Transaction:
        bit [31:0] addr, crc, data[8]; // 实际数据
        static int count=0; // 不需要打包的数据
        int id:
        function new();
             id=count++;
        endfunction
        function void display():
             Swrite ("Tr: id=%0d,addr=%x,crc=%x",id,addr,crc);
             foreach(data[i]) $write(" %x",data[i]);
             Sdisplay:
        endfunction
        function void pack(ref byte bytes(401):
             bytes={> {addr,crc,data}};
        endfunction
        function Transaction unpack (ref byte bytes [40]);
             {>> {addr,crc,data}}=bvtes;
        endfunction
   endclass : Transaction
   例 5.37 使用 pack 和 unpack 函数
   Transaction tr.tr2:
   byte b[40];
                        // addr+crc+data=40 字节
   initial begin
         tr=new();
         tr.addr=32'ha0a0a0a0: // 填端对象
         tr.crc='1:
         foreach (tr.data[i])
              tr.data[i]=i;
```

```
tr.pack(b); // 打包对象列字节数组
Swrite("Pack results: ");
foreach (b[3])
Swrite("%h",b[1]);
Sdisplay;
tr2=new();
tr2 unpack(b);
```

end

## 5.16 公有和私有

tr2.display();

〇和年的核心概念是把數据報相契約方法封裝成一个类。在一个契中。聚攝數以執定 又为年的。该本心。其時助广打集後或对內國整構或自的關係以同,與全裁供一系列的力算求的 同相線收費額。這些使得能雖修在下达用戶即通的情况下線改計的數學大應的其份與 例如一个問形包可能会條它的內部表示法由前卡儿坐标受減數坐标。而用户接口(访问 的方法)的清期提出公公司等。

考虑一下 Transaction 含有一个裁荷(payload)和一个 CRC,这样硬件就可以檢測到 情况。在传统的 OOP 中,你会定义一个方法设置裁裁的值同时也设置 CRC 的值,这样它 们进可以保持规矩。这样后的数量的总是且有下面物数

但是测试平台不同于其他的程序,例如阿页浏览器或者文字处理器。一个测试平台 需要能够注入错误,依需要产生一个情况的CRC,以每测试硬件易加值处理情况的

OOP语言诸如 C++和 Java 使你能够制定变量和方法的可见性。默认情况下,任何成员都基局部的,除非加上了标记。




在 System Verilog 中,所有成员都是公有的,除非核记为 local 或者 protected, 你应当尽量使用默认值。以保证对 DUT 行身向最大程度的 控制,这比较件的长期稳定性更加重要。例如、CRC 公有棒使体能够轻易 场往 DUT 中注入循環,如應 CRC 多局额的,依可检查单数写解外的存得

## 5.17 题外话

来避开数据陈藏机制,最终使测试平台变得更大更复杂。

作为 OOP 的助学者,你可能不愿意构数据封款成类。而仅转数据对放在一些变量中。 避免这种起决;一个简单的 DUT "直视器可能其是在设计上来并几个整理"。但不要特它们前 中地位任任整要与世然后快递的"一些"。这样可能全心一开始的第一点中间,但最终 你还是需要按这些数组信分——起以构成一个完整的单手。这样事务中的几个可能需要 都们会度更强的影务。例如 DMA 等多,所以。信定之解答述是也更有被禁制一个 事务员。这样,依据可以定信存被助的时候同时保存相关信息(端口号,接收时间)。然后 标准设备价格测度证字行的任意形式。 你观在已经离使用类创建一个简单的测试平台更近了一步了。下面是第1章中的 图。显然图5.9中的事务是对象,但是每一个块也代表了一个类。



图中的 Generator.Agent.Driver.Monitor.Checker 和 Scoreboard 都是类.被 建模成果外处理器(transactor). 它们在 Environment 壳内部例化。为了简单起见.Test 处在最高足.即处在例化 Environment 类的程序中。功能覆盖(Functional Coverage)的定 又可以放在 Environment 类的内部起表外部。

事务处理器由一个简单的循环构成,这个循环从前面的块接受事务对象,经过变换 后运输高接集。有一些块,例如 Generator,没有上前块,所以该块物处理器就创建和随 机复制每一个事务,而其他的对象例如 Driver 接收到一个事务然后将其作为信号发送 到 DUT中。

#### 例 5.38 基本的事务类

class Transactor; // 通用类 Transaction tr;

> task run; forever begin

// 从前一个块中获取事务

// 做一些处理 ...

// 发送到下游块中

en

endtask

endclass

在块之间如何交换事务呢?在程序性的代码中,你需要在一个对象里调用另一个对象,或者使用 FIFO 之类的数据结构来保存块之间的事务。在第7章标将会学到如何使用据箱、一种能够延迟一个线程自到有新的数值加入的 FIFO。

# 5.19 结 论

使用面向对象编程是一个很大的跨越,尤其当 Verilog 是你的第一种计算机语言时, 使用 OOP 的成果是你的测试平台将变得更加的模块化,这样就更加容易开发、测试和 家用。

要有耐心——你的第一个OOP 测试平台可能看起来很像是增加了几个类的 Verilog。 但是一旦幸摧了这种思维方式,你就能开始为陶试平台中的事务和操作这些类的事务处 理器创建和操作类丁。

在第8章中,你将会学到更多的 OOP 技巧,你的测试可以在基本的测试平台中改变 行为而不用條改任何已有的代码。



# <sub>。第</sub> 6 章 ◎ 随机化

# 6.1 介绍

随着设计空程就来被大、原产生一个宗教的激励集来测试设计的功能也变得越来越 困难了。可以编写一个定向测试集来检查某些功能项,但当一个项目的功能项成倍增加 时,编写足够多的定向测试集就不可能了。更严重的是,这些功能项之间的关系是大多数 错误(Bug)的来源,而且这种 Bug 很难按清单检查功能项的方法来排查。

解决的办法是采用受约束的随机测试法(CRT)自动产生测试集。定向测试集能找到 你认为可能存在的 Bug, CRT 方法通过随机激励,可以找到你都无关确定的 Bug。可以通 讨约束来选择测试方案,只产生有效的差励,以及测试感兴趣的功能项。

准备 CRT 的环境要比准备定向测试集的环境复杂。管单的定向测试集员需要施加 激励,然后人工检查输出结果。正确的输出结果随后可以保存为标准日志文件(golden log file),用来和今后的伤真结果进行比较,以判断仿真结果的正确性。CRT 环境不仅需 要产生激励,还需要通过参考模型、传输函数或其他方法预测输出结果。然而,只要准备 好了这个环境,你就可以运行上百次的伤真而无需手工检查结果,从而提高工作效率。 这种用 CPU 时间(计算机的工作)来换取人工检查的时间(设计人员的工作)的方法是 CRT 的优势。

CRT 由两部分组成:使用随机的数据流为 DUT 产生输入的测试代码,以及如 6.16.1 节所示的伪随机数发生器(PRNG)的种子(seed)。只要改变种子的值,就可以改变 CRT 的行为。这样仅仅通过改变种子的值,就可以调整每次测试,使得每次测试可以达到得多 次定向测试的效果。这种方法还可以产生更多的和定向测试等效的测试集。

你可能会觉得这些随机测试有点像投掷飞镖。怎么才能知道是否覆盖了设计的所有 方面? 通常萧励空间基非常大的,以至于无法用 for 循环来产生各种可能的输入,所以必 须采用产生子集的方式来解决这个问题。在第9章中,我们络会学习如何用功能覆盖率 李确定验证的讲席.

有很多种方法可以使用随机化,本意将给出很多例子。这些例子涵盖了各种有用的 技术,但最后洗择哪一种技术还是取决干设计人员本身。

# 6.2 什么需要随机化

当你相爱用随机化的技术产生激励时,首先相到的可能甚产生随机化的数据,这种方

按实现起来非常简单,只需要周用Standom 商款。同题是这种方法找到 hug 的意力有限 它只是没到数据路径方面的 Bug。或者 hu 级的情况。这种则试方故的本质还是希于定向 则似的方法。那些具有核故性的比如《大都在控制路径里、因此。必须对 DUT语言设计 里所有的天验点都采用随机化的技术。随机化使控制路径里的每一个分文都可能被 测试。

你需要老费设计输入的各个方面,例如,

- (1) 器件配置;
- (2) 环境配置:
- (3) 原始输入数据:
- (4) 封装后的输入数据;
- (5) 协议异常;
- (6) 延时;
- (7) 事务状态;
- (8) 错误(error)和违规(violation)。

# 6.2.1 器件配置

在 化TL 级设计的附近过程中, 投不到 Bue 的检索见的原因是什么了 是没有测定基等 5 的配置 1 大多数测试仅仅使用闸闸温出发位状态的设计,或者仅仅用一个固定的初始 化向量使设计进入跨确定的状态。这些对像 PC 机在附定数光操作系统后 还没有安装任何应用原序就对操作系统进行测试。当然测试得到的性能是非常好的,也不会出现系统则能的概念。

在現实世界里、隨着时间的变化,DUT的配置会变得越来越随机。例如,一个验证工程师要被证一个有600个输入通道和12个输出通道的时分复用器。当这个器件安装到最终用户的系统里后,各个通道会被不断分配和释放,在任一个时间点,相邻的通道几乎没有相关性,输句括思,它它们的配置是随机的。

要测试这个器件, 验证工程师必须写很多行 TCL, 代码来配置每个通道, 他只可能验证少数几个通道的配置。如果采用CRT方法, 他只需要写一个针对一个通道纷参数随机化的测试平台, 然后把它放在一个循环里去配置整个器件。 这种测试方法可以发现以前 的测试方式可以发现以前 的测试方式可以发现以前

# 6.2.2 环境配置

通常你设计的器件在一个包含了若干器件的环境里工作。当验证 DUT 时,它连接到一模据了这种环境的测试平台。你应该随机化整个环境,包括对象的数量以及它们如何配置。

有一个公司要验证一个 I/O 交换芯片,它把很多 PCI 总线连接到内部存储器总线 上,在伪页开始的时候,他们随机选择 PCI 总线的个数(1~4 个)、每个总线上器件的个 数(1~6 个)、每个器件的参照在设施。在,从,CSR 地址等), 虽然这些参数的组合有很多种情 及,但随机化的测试可以需要所以非知句

# 6.2.3 原始输入数据

这是使用随机激励时首先会想到的问题,例如总线写操作的数据或 ATM 信元填充的 随机数据。实现起来有多大的难度?实际上这非常简单,只要准备好相关的事务类,但需 更涉及协议的各个层水以及故障注入。

#### 6.2.4 封装后的输入数据

很多器件会处理激励的不同层次。例如一个器件可能会产生 TCP 流量, TCP 数据随 后被封茅到 IP 协议里,最后被放到以太网包里发送出去。协议的每个层次都有自己的控 刺城,可以妥用随机化的方法测试不同的组合。你需要编写约束以产生有效的控制域,同 时还允许注人故障。

# 6.2.5 协议异堂,错误(error)和违规(violation)

任何有可能出错的地方最终都会出错。设计和验证工作最有挑战性的是处理系统中 的错误。你需要预见哪里有可能出错,注入会产生故障的测试矢量,然后确认设计可以正 确处理这种故障,不会死锁或进人不正确的状态。好的验证工程师会测试设计在设计规 煮边界处的行为,甚至测试在设计规范之外的行为。

当两个器件通信时,如果进行到一半时通信中断了会怎么样? 你的测试平台能模拟 这种通信中新吗?如果设计里存在错误检测和纠正部分,你必须确保测试各种正确和错 湿的组合情况。

测试平台应该能够产生功能正确的激励。然后通过翻转某一个配置位。在随机的时间 间隔甲产生随机的错误类型。

# 6.2.6 TE BH

许多通信协议定义了延时的范围。例如总线允许信号在总线请求信号 1~3 个时钟周 期后到来,存储器的数据在 4~10 个总线周期后有效。然而,许多针对仿直速度优化的宗 向测试只使用一个测试集进行各种延时的测试,而其依测试都用最小的延时进行。测试 平台应该在每一个测试里都使用随机的、有效的延时,以便干发现设计中的 Bug.

在比關期級验证更低的規則,一些设计会对时钟抵动非常转减。通过把时钟沿来回 移动一个很小的步长,可以检查设计是否对时钟周期的微小变化异常敏感。

时钟步生器应该是位于测试平台之外的一个模块。这样它就可以在有效区域(Active Region)产生事件,和其他设计事件一样。另外,发生器应该具有一些可配置的参数,例如 额塞和相位。这些参数可以由测试平台在配置过程中设置。

注音,依要在具在春秋功能错误,而不具时序错误。测试平台不应该尝试清后建立时 间和保持时间的约束。时序分析工具可以更好地发现时序错误。

# 6.3 SystemVerilog 中的随机化

当和 OOP(面向对象的编程)同时使用时,SystemVerilog 中的随机激励产生是最有效 的。你首先建立一个具有一组相关的随机变量的类,然后用随机函数为这些变量赋随机 值。你可以用约束来限制这些随机值的范围,使它们是有效的值,也可以测试某些专用的 功能。

注意,你可以只为一个随机变量赋随机值,但这种情况很少发生。受约束的随机激励 甚在事务股产生的,通常不会一次只产生一个值。

# 6.3.1 带有随机变量的简单类

侧 6.1 是一个带有随机变量和约束的类,以及使用这个类的测试平台代码。

```
等 6.1 简单的随机类
class Packet;
// 随机变量
rand bit [3:10] src,dst,data[8];
rand bit [7:0] kind;
// src 的约束
constraint c {src > 10;
arc < 15;}
```

```
Packet p;
initial begin
p=new(); // 产生一个包
assert (p.randomize());
else $fatal(O**packet:frandomize failed*);
transmit(p);
```

这个类有同个随机变量。前三个使用 rand 糖物料。表示每次随机化这个类时。这些 变量检查版一个值,这就好像跟骰子。每脚一块。粉金产生一个新的数字。或和或在一样的 物質水、上的过度是 rand。类形 表示则期隔线性、剪形可需能价值器缺二值应指标 才可能重复。这就好像发掉。从一副神里一张一张地、随机场抽出所有陈、使降后再松另 一个规序随机场出牌。注意,周朝往是指单一受量的周期性。例如具有八个元素的 rand。看到能力在从系列的侧别

randc 双组似空间八呎小网防网票。 约束是一组用来确定空量的值的范围的关系表达式,表达式的值水远为真,在这个 例子里,src 变量的值必须大于 10.并且下 15. 注意例子中的约束表达式是放在括号 "1)"中,前没有放在 begin 和 end 之间,这是由于这股代码是声明性原,而不是程序性质。

gandonize()病數在週刊的東方面的同國时返回。 本例使用新言來檢查 randonize 由於 200 年 2

并回的市 两春幻雨,其至添加新的约束、构造满数用来初始化对象的夸 量,不能在这里调用 randomize()函数。

坐里的所有变量都应该是随机的(random)和公有的(public)。这样测 试平台才能最大程度地控制 DUT。你可以像 6.11.2 节那样屏蔽一个随 机杏酱、如果忘记把杏酱设置或随机的,就只能通过编辑环境变量来实

不能在举的构造函数 果随机化对象,因为在随机化前可能需要打开或



理。而应该避免采用议种做法。

# 检查随机化(randomize)的结果



randomize () 函数为类星所有的 rand 和 randc 类型的随机变量赋 一个糖机值,并保证不违背所有有效的约束。当你的代码里有矛盾的约束 (以下一节)时,随机化计程合失败,所以一定要检查随机化的结果, 如果 不检查,变量可能会赋未知的值,导致仿真的失败。

倒 6.1 使用断言检查 randomize () 的结果。如果随机化成功,函数返回 1。如果失 助,函数返回0,断言检查到错误后令显示错误信息, 你必须对估真器借一些设置,使估真 器在错误时能自动结束仿真。你也可以调用专用的函数来完成一些常规事务,例如显示 一份总结报告之后再结束仿真。

#### 6.3.3 约束求解

约束表达式的求解是由 System Verilog 的约束求解器完成的。求解器能够选择满足 约束的值,这个值由 SystemVerilog 的 PRNG 从一个初始值(seed)产生。如果 System-Verilog 的仿直舞每次使用相同的初始值,相同的测过平台,那么仿真的结果也是相 同的。

各种仿真器的求解器都是不同的,因此使用不同的仿真器时受约束的随机测试得到的 结果也有可能不同,甚至同一个仿真器的不同版本的仿真结果也不相同。SystemVerilog 标准定义了表达式的含义以及产生的合法值。但没有提定求解器计算约束的准确顺序。 6.16 节有关于随机数发生器方面更详细的内容。

#### 6.3.4 什么可以被随机化

System Verilog 可以随机化整型变量,即由位组构成的变量。尽管只能随机化2值数 据类型,但位也可以是2值或4值类型。所以,可以使用整数和位矢量,但不能使用醣机 字符串,或在约束中指向句柄①。

# 6.4 约 束

有用的激励并不仅仅县随机值——各个亦量之间有着相互关系、否则,仿直器可能

① 直到 2007 年底、IEEE SystemVerilog 委員会还在研究如何随机化实数变量。问题是求解器无法解决类 似"one third==0.333"议样的约束,因为分数1/3 无非精确使用数字来表示。

138 第6章 随机化

需要很长的时间才能产生需要的激励值,或激励向量里会包含无效的值。你需要用包含一个或多个约束表达式的约束块定义这些相互关系。SystemVerilog 会选择满足所有表达式的邮用值。



每个表达式里至少有一个变量必须是 rand 或 randc 类型的随机变量。下面的类在随机化时会出错。除非 age 碰巧在允许的范围内。解决的办法是为变量 age 增加 rand 或 randc 修饰符。

#### 例 6.2 没有随机变量的约束

```
class Child;
bit [31:0] age; // 错误-应该用 rand或 rando
constraint c_teenage { age > 12;
age < 20; }
```

randomize()函数全为随机变量透现一个新的值、并保证满足所有的约束条件。在 何是工品于没有随便支援;randomize()仅仅是查 age 的但是否在。Leenagez 约束 定义的范围里、操作 age 受缺的证券任任 10-12 26-16 月,否则 randomize() 位全联。是管 可以提明的末来检查非确设置的值息否有效。但用 assert 或 it 指句会更方便,因为同 计检查作机器中的逻辑的 重要提出的证据的 电影

# 6.4.1 什么是约束

endclass

例 6.3 是一个具有随机变量和约束的类的例子。本节的后半部分将解释这个类的 构造。

```
例 6.3 受约束的随机类
```

```
class Stim;
const bit [31:0] CONGEST_ADDR=42;
typedef enum (READ,WRITE,CONTROL) stim_e;
rand ostim_e kind; / 後等受量
rand bit [31:0] lem,src,de;
bit congestion_test;

constraint c_stim {
len <1000;
len > 0;
if (congestion_test) {
    det inside {{CONGEST_ADDR=109;CONGEST_ADDR=100}};

src==CONGEST_ADDR;
}
else
arc inside (0, (2:10), (100:107));
```

endclass

# 642 简单表达式



例 6.3 中的类有一个约束块. 块里包含若干个表达式。前两个表达 式控制了变量 len 的范围。从这个例子可以看到,变量可以在多个表达 式里使用。

在一个表达式中最多只能使用一个关系操作符(<、<=、==、>=、>)。例 6.4 情误地想把三个变量按固定的顺序排序。

#### 例 6.4 不正确的排序约束

class order;

rand bit [7:0] lo,med,hi;

constraint bad {lo<med<hi;} // 错误!

endclass

#### 侧 6.5 不正确的推序约束的结果

lo=20,med=224,hi=164

lo=114,med=39,hi=189

lo=186,med=148,hi=161

lo=214,med=223,hi=201

例 6.5 地宏斯的抗聚。可以看到它引并不是所领期的。例 6.4 中的约束 ba 杜腰枫外 在左右的顺序分割成了两个关系表达式、(10cmed)-chi, 青光计算表达式 (10cmed)-它的值为0 成,然后根据约束.h.的值要大于0 成 1. 所以受量 1.6 阿四 6.4 無關机 了.但实际投资的增加。正确的约束如例 6.5 所示,从 Sutherland 和 Mills (2007)上可 以授제定务的每年

#### 906.6 固定顺序的约束

class order:

rand bit [15:0] lo,med,hi;

constraint good {lo<med; // 只能使用二进制约束 med<hi; }

endclass

# 6.4.3 等效表达式



因为在约束块里只能包含表达式,所以在约束块里不能进行赋值。 相反,应该用关系运算符为随机变量赋一个固定的值,例如 len==42。 也可以在多个随机变量之间使用更复杂的关系表达式,例如 len==

header.addr mode\* 4+payload.size().

# 6.4.4 权重分布

dist 操作符件的产权服务者。这样某些的的选取债金要比较值置于一些。dist. 操作符带另一个值的判数以及相应的程度,中同用:或;/分开,值或权量可以是看数或 变量。值可以是一个假成值的范围,例如[loist],权重不用百分比表示。权重的由他不 多是 100; "操作符表示值值阴内的每一个值的权量是相同的。"操作符表示权重要均分 到着范围内的给一个值。

```
例 6.7 使用 dist 的权重随机分布
rand int src, dst;
```

```
constraint c_dist {
    src_dist [0.-46,[1:3]:-60],
    /src-0,weight-40/220
    /src-1,weight-60/220
    /src-2,weight-60/220
    /src-3,weight-60/220
    dat_dist [0.740,[1:3]:760],
    /dat-0,weight-40/100
    /dat-0,weight-20/100
    /dat-2,weight-20/100
    /dat-3,weight-20/100
    /dat-3,weight-20/100
```

在例 6.7 中, src 的值可能是 0.1.2 或 3。其中 0 的权重是 40.1.2 和 3 的权重是 60,权重的和是 220。 src 取 0 的概率是 40/220,取 1.2 或 3 的概率都是 60/220。

dst 的值也可能是 0.1.2 或 3. 其中 0 的权重是 40.1.2 和 3 的总权重是 60.权重的 和是 100。dst 取 0 的概率是 40/100.取 1.2 成 3 的概率都是 20/100。

再强调一遍,值和权重可以是常数或变量。你可以使用权重变量来随时改变值的概率分布,甚至可以把权重设为0.从而删除一个值,如例6.8 所示。

#### 例 6.8 动态改变权重

```
// 总线操作:字节、字或长字
class BusOp;
```

// 操作数长度

typedef enum {BYTE, WORD, LWRD } length\_e; rand length e len;

```
// dist 约束的权面
```

bit [31:0] w\_byte=1,w\_word=3,w\_lwrd=5;

```
constraint c len (
  len dist (BYTE :=w byte,// 使用可变的权重
         WORD :=w word, // 来选择随机的操作数长度
         LWRD :=w_lwrd);
```

左侧 6.8 中, 均举帝号 len 有二个值。 終省情况下长字的使用粗塞最高。所以约束 条件中的 w lwrd 权重最大。另外,在伤直过程中可以随时改变权重,以得到不同的权 雷分布.

#### 集合(set)成员和 inside 运算符 6.4.5

你可以用 inside 运算符产生一个值的集合。除非对变量还存在其他约束,否则 SystemVerilog 在值的集合里取随机值时,各个值的洗取机会品相等的。在集合里也可以使 用容情.

```
例 6.9 随机值的集合
```

endclass

```
rand int c: // 随机变量
```

int lo.hi, // 作为上脚和下脚的非随机容量

constraint c range (

c inside {[lo:hi]}; // lo < =c 并且 c<=hi

在例 6.9 甲,可以洗取的值的范围由 lo和 hi决定。你可以采用这种方法使约束参 數化,这样不需要條改約車。測试平台就可以改容激励发生器的行为。注意,如果1a>bi。 就会产生一个空的集合,最终导致约束的错误。

可以使用S来代表取值范围里的最小值和最大值,如例 6.10 所示。这在为夸量构造 且有不同故屬的约束时是得有用的。

# 例 6.10 使用"s"指定最大和最小值

rand bit [6:0] b: // 0 < =b < =127 rand bit [5:0] e; // 0 < =e < =63

constraint c range (

binside ([\$:4],[20:\$]}; // 0 < -b < -4 || 20 < -b < =127 e inside ([\$:41,[20:\$]); // 0 < -e < -4 || 20 < -e < -63

如果你想选择一个集合之外的值,只需要用取反操作符!对约束取反。

# 例 6.11 随机集合约束的取反

14

constraint c range { ! (c inside {[lo:hi]}); // c < lo或c> hi

# 6.4.6 在集合里使用数组

```
把集合里的值保存到數组里后就可以使用这些值。
```

```
例 6.12 使用数组的随机集合约束
```

```
rand int f;
int fib[5]='{1,2,3,5,8};
constraint c_fibonacci {
  f inside fib;
```

例 6.12 可以扩展成例 6.13 的一组约束。

#### 例 6.13 等价的约束

集合里的每一个值取出的概率都是相同的,即使值在数组中出现多次。你可以把 inside约束看成 foreach 约束,如 6.13.4 节所示。 例 6.14 使用 inside 约束从重复的值序列里选出随机值,并打印出各种值的分布,从

# 中可以看出各个值的选取概率是相同的。 例 6.14 在 inside 约束中有重复的值

```
class Weighted;
  rand int val;
  int array[]='{1,1,2,3,5,8,8,8,8,8};
  constraint c {val inside array;}
endclass
```

```
Weighted w;
initial begin
   int count[9],maxx[$];
   w=new();
```

```
repeat (2000) begin
assert(w.randomize());
count(w.val)++:// 修计值的个數
```

```
and
```

end

#### maxx=count.max(): // 获取最大值

```
// 输出值的分布
foreach (count [i])
if (count[i]) begin
  Swrite ("count [%0d]=%5d ".i.count[i]);
  repeat (count[i] * 40/maxx[0]) Swrite("* "):
  $display;
end
```

#### 例 6.15 权重数组和 inside 约束的输出

```
count[1]=3941 **************************
count [3]=3978 ************************
count[5]=4027 ***********************
count(8)=4016 ***************************
```

要产生带权重的分布,正确的做法县采用 6.4.4 节所述的 dist 操作符。 例 6.16 和例 6.17 从枚举列表中取出一个星期中的一天。你可以随时修改这个列

表。如果 choice 变量是 randc 类型的话, 仿真器会先取出枚举列表中的每一个值, 然后 才会重复取值过程。

# 侧 6.16 从数组中取出随机价的举

```
class Days;
  typedef enum (SUN, MON, TUE, WED,
               THU, FRI, SAT | days e;
 davs e choices[$];
 rand days e choice;
 constraint cday (choice inside choices;
endelass
侧 6.17 从数组中取出随机值
```

```
initial begin
 Days days;
 days=new();
 days.choices={Days::SUN, Days::SAT};
 assert (days.randomize());
```

\$display("Random weekend day %s\n",days.choice.name);

```
days.choices={Days::MDM,Days::TUE,Days::WED,Days::WED,Days::TUE,Uays::FWE];
assert(days.randomise());
$display("Random week day %s",days.choice.name);
end
name 高數的返回內容是枚學值的字符串。
如果想动走地问集合服器加速學能量。更经过三思后才能使用 inside 機作符,因为
```

如果想动志境向集合指影加或醫療值、異处过三思可不應使用,1mside樂作符。因为 它会解的集務的性能,例如,3mg+必需要条件,同便口其能,也次,你可以使用,1mside 从 以列里取出一个值,然后通过从 队列里翻除这个值 來機機減 不 从列,这种方法需要求 解器計算,以 个均乘,这值,又是队列里不案的个策,另一个分法是使用 cando 变量原向數 根,和 計算大量的原相性,3md的原程性,2md后、提的背景率等体,每别提出背景和一个以上的图的。

```
例 6.18 使用 randc 随机地洗取数组的值
class RandcInside;
  int array[]:
                          // 待选取的值
 rando bit [15:0] index:
                           // 指向數组的指針
 function new(input int a[1): // 构造,初始化
   array=a;
 endfunction
 function int pick;
                          // 返回刚洗取出的值
   return array[index]:
 endfunction
 constraint c size {index <array.size;}
endclass
 initial begin
   RandcInside ri:
  ri=new('{1,3,5,7,9,11,13});
   repeat (ri.array.size) begin
    assert (ri.randomize());
    $display("Picked %2d [%0d]", ri.pick(), ri.index);
end
```

注意:以上的约束和函数可以按任意顺序排列。

# 6.4.7 条件约束

通常约束块里所有的约束表达式都是有效的,但怎样才能让一个约束表达式只在某 整确核才效规?例如,一条总线文持字节,字、长字的读操作,但只文持长字的写操作。 SystemVeriling 支柱照神炎素操作。2和 15-6-15e。

->操作符可以产生和 case 操作符效果类似的语句块,它可以用于枚举类型的表达式,下面侧子中包括在表达式外的括号起到增加代码的可读性的作用,可以省略。

# 90 6.19 带有->操作符的约束垫

```
class BusOp;
...
constraint c_io {
  (io_space_mode) ->
   addr[31]--1'b1;
}
```

if-else 操作符更活会"直-假"类别的表达式。

# 例 6.20 带有 if-else 操作符的约束块

```
class BusCp;
...
constraint c_len_rw {
   if (op==READ)
   len inside {[BYTE:LWRD]};
   else
   len==LWRD;
}
```

注意:在约束块中用 $\{ | 把多个表达式组成一个块,而在程序性代码里使用 begin...$ end 关键字。

# 6.4.8 双向约束

你现在应该已经认识到约束块不像自上向下执行的程序性代码。它们是声明性的代码。是并行的。所有的约束变送式同时有效。如果依用 Lingide 操作符约束变量均取值范围是10:501.然后用另一个表达式约束变量必须大于 20. System Verilog 对两个约束同时 求報。最终是宣令审价范围是 21~50.

SystemVerilog的的東是双向的,这表示它会同时计算所有的随机变量的约束。增加 或删除任一个变量的约束都会直接或间接影响所有相关变量的值的选取。我们来看例 6.21 的约如

#### 例 6.21 双向约束 rand logic [15:0] r,s,t;

```
constraint c_bidir (
   r < t;
   s==r;
   t < 30:</pre>
```

s > 25;

System Verilog 同时计算四个约束表达式。z 必須小于 t. 而 t 必須小于 30。z 等于 s. 而 s 必須大于 25。尽管没有直接约束 t 的下限,但对于 s 的约束隐含着对 t 的下限的 限制。表 6.1 列出了这三个变量的各种可能值。

表 6.1 双向约束的求解

M	1		t	M	r	8	
Α	26	26	27	D	27	27	28
В	26	26	28	E	27	27	29
c	26	26	29	F	28	28	29

即使 -> 和 i.f. else 这些看起来像 i.f. else 程序性语句的条件约束, 也是双向的。例如,约束 $\{\{a==1\}->(b==0\}\}$  和  $\{\{a==1\}, (b==0\}\}$  和  $\{b=1\}$ ,然后再令 b=0。 事实上,如果增加一个约束 $\{b=1\}$ ,约束求解器将把 a 置为 0。

#### 6.4.9 使用合适的数学运算来提高效率

约束京解器可以有效地处理简单的数字运算、例如。加、减、位提取和移位。约束求解 约束32 位数值的乘法、除法和取模运算的运算基准需求的。 System Verilog 中任何没 有易去声明化常的索数据是作为32 位数面数4的。例如.42.

如果用下面的代码产生一个靠近页边界的随机地址,其中页边界为 4096,约束求解器 可能会用较长的时间才能算出合适的 addr 值。

侧 6.22 使用取模运算和没有声明位弯的变量的约束

```
rand bit [31:0] addr;
constraint slow_near_page_boundary {
  addr %4096 inside {[0:20], {4075:4095]};
}
```

在硬件里很多常数都是2的幂,利用这一点可以用位提取来代替除法和取模运算。 同样乘以2的幂可以用移位运算来代替。

# 例 6.23 高效地使用位提取的约束

```
rand bit [31:0] addr;
constraint near_page_boundry {
   addr[11:0] inside ([0:20], [4075:4095]);
```

# 6.5 解的概率

逆則隨肌數、就必須提到概率、SystemVeriles,并不促至隨肌的東來解看整治出去機 的解。根你可以下解的場合分包。要通过可數千点或數百万的低比訂在繼續機構之。 到隨暖數的機果、费用不同版本的工具或不同的強風數會子都会母號就業有所不同。 在他的區影,例如 Synopsys 公司的 VCS·具有多种求解器,允许使用著在存储器清耗和控缴 之间反案。

# 6.5.1 没有约束的类

・・ 及 日 3 3 不 H 3 天 我们 J 没有任何约束的两个随机牵敲开始。

# 侧 6.24 没有约束的条

endclass

这两个变量的值有八种可能的解,如表 6.2 所示。由于没有任何约束,每种解的可能 性是相同的。只有经过上千次的随机化才能得到下表所列的概率分布<sup>①</sup>。

表 6.2 Unconstrained 类的解

解	x	у	极率	M	x	у	板率		
A	U	0	1/8	E	1	0	1/8		
В	0	1	1/8	F	1	1	1/8		
C	0	2	1/8	G	1	2	1/8		
D	0	3	1/8	Н	1	3	1/8		

# 6.5.2 关系操作

在例 6.25 中,约束块中的类系操作决定了 y 的值依赖于 x 的值。这个例子和本节后 练例子里的 if 关系操作符的功能是相同的。

#### 例 6.25 带有关系操作的类

```
class Impl;
rand bit x;
// 0或1
rand bit [1:0] y;
// 0,1,2或3
constraint c_xy (
(x=-0) ->y==0;
}
endclass
```

① 表格由 Synopsys 公司的 VCS 2005.06 产生。运行时使用了+ntb solver mode=1 参数。

endclass

表 6.3 列出了所有的解和相应的概率分布。你可以看到求解器算出了 x 和 v 的八种 组合,但和 x==0(A到D行)相对应的解都合并到了一起。

	表 6.3 Imp1 类的解									
. 144	x	у	概率	M	x	у	模率			
A	0	0	1/2	Е	1	0	1/8			
В	0	1	0	F	1	1	1/8			
C	0	2	0	G	1	2	1/8			
D			0	l u	1	3	1/8			

# 6.5.3 关系操作和双向约束

注意,关系操作规定 x==0 时, v 的值为 0,但 y==0 时, 对 x 的值没有约束。由于关系 操作县双向的,如果 v 为非零值,那么 x 的值将为 1。例 6.26 中约束了 v> 0,所以 x 的值 不可能为0(表 6.4)。

#### 例 6.26 带有关系操作和约束的类

```
class Imp2;
 rand bit x:
                       // 0 成 1
                       // 0.1.2 歳 3
 rand bit [1:0] v;
 constraint c xv (
 y > 0;
 (x==0) ->v==0;
```

表 6.4 Imp2 类的解

M	х	у	概率	N	x	у	概率
A	0	0	0	E	45	0	0
В	0	1	0	F	201/A	1	1/3
c	0	2	0	G	1	2	1/3
D.		1			1	1	1/3

# 6.5.4 使用 solve...before 约束引导概率分布

你可以用 solve...before 约束引导 SystemVerilog 的求解器,如例 6.27 所示。

#### 例 6,27 使用 solve...before 和关系操作的举

class SolveBefore;	
rand bit x;	// 0 或 1
rand bit [1:0] y;	// 0,1,2 或 3

```
constraint c_xy {
  (x==0) -> y==0;
  solve x before y;
}
endclass
```

solve...before 约束不会改变解的个数,只会改变各个值的概率分布。求解器计算 x 的值为0或1的概率是相同的。在1000次 randomize()的调用里 x 为0的次数大约是500次,31的次数大约也是500次。x 为0时,9必须也是0xx为1时,y 为0,1,2,3 的概率相顺水6.5)。

表 6.5 solve v hefore v 的事的解

-	M	x	9	模率	M	Rey X	У	板率	
	A	0	0	1/2	E	1	0	1/8	
	В	0	1	0	F	1	1	1/8	
	c	0	2	0	G	1	2	1/8	
	D	0	3	0	н	1	3	1/8	

如果把约束改为 solve y before x,会得到完全不同的概率分布(表 6.6)。

表 6.6	solve v before v 的审的解	

M	x	у	极率	38	x	у	极率
A	0	0	1/8	Е	1	0	1/8
В	0	1	0	F	1	1	1/4
С	0	2	0	G	1	2	1/4
D	0	3	0	H	.1	3	1/4



除非你对某些值出现的概率不满意,否则不要使用 solve... before, 过度使用 solve...before 会降低计算的速度,也会使你的约束让人难以理解。

# 6.6 控制多个约束块

一个类可以包含多个约束块。例如把一个约束用于确认事务的有效性,如6.7 节所示,当例以 DUT 的错误处理如能时需要类例这个约束,可以把不同的约束<u>由用于不同的</u> 别达,例如一种约束用来限制数据的长度,用于产生小的重务(强加超过超度)另一种约束用来产生人的事务。

在运行期间,可以使用内建的 constraint\_mode()函数打开或关闭约束。可以用 handle.constrain.constraint\_mode()控制一个约束块,用 handle.constraint\_ mode()控制对象的所有约束,如例6.28 所示。

```
例 6.28 使用 constraint mode () 函数
class Packet;
  rand int length;
  constraint c short (length inside {[1:32]}; }
  constraint c_long {length inside {{1000:1023}}; }
endclass
Packet pr
initial begin
  p=new();
  // 通过禁止 c short 约束产生长包
  p.c short.constraint mode(0);
  assert (p.rando
  transmit(p);
 // 通过禁止所有的约束。然后使能短包约束来产生短包
  // then enabling only the short constraint
  p.constraint mode(0);
  p.c short.constraint mod
```

# transmit(p); end 6.7 有效性约束

assert (p.randomize());

设置多个约束以保证随机激励的正确性是一种很好的随机化技术,它也称为"有效性约束"。例如、总线的"漆-修改"写"命令只允许操作长字数据长度。

上例的总线事务遵守了总线操作的规则。如果你想产生违反总线操作规则的激励。可以用 constraint\_mode 函数关闭这个约束。最好使用某种命名规则来突出这些约束。例如在上例中在约束名前使用 valid 前線。

# 6.8 内嵌约束

随着测试的进行,你面对的约束越来越多。它们会互相作用,最终产生难以预测的结果, 来使能和禁止适些约束的代码也会增加测试的复杂性。另外,经常增加或橡改类里 的约束也可能会影响整个团队的工作。

很多测试只会在代码的一个地方随机化对象。SystemVerilog 允许使用 randomize () with 来增加额外的约束,这和在类里增加约束是等效的。例 6.30 使用了一个带约束的基 来,然即用两个 randomize () with 近旬进行随机化。

```
例 6.30 randomize() with 計句

class Transaction;
rand bit [310] addr,data;
constraint of [addr inside([0:100],[1000:2000]);)
endclass

Transaction t;

initial begin
t=new();

// addr 在間、50-100,1000-1500,data <10
assert(t.randomize() with (addr >= 50; addr <=1500;
data <10;));

driveBus(t);
// 獲制 addr 取居在(data>10
assert(t.randomize() with (addr==2000; data>10;));

driveBus(t);
end
```

这段代码的效果和在现有的约束上增加额外的约束足等效的,如果约束之间存在冲 突,可以用 constraint\_mode()函数禁止冲突的约束。注意:在 with()语句里.System Verilog 使用了套的作用越。所以微信。30 中使用了 addr 空量.而不易 t.addr.



在使用 randomize() with 语句时常犯的错误是使用()包括内嵌 的约束,面没有使用()。记住,约束炔应该使用(),所以内嵌约束电应该 使用()。()用于声明性的代码。


# 6.9 pre randomize和 post randomize函数

有时需要在调用 randomize()之前或之后立即执行一些操作。例如在随机化之前可 能过度类型的一些非随机变量(例如上下限、权重)。或者随机化之后需要计算随机数据 的设备约率位

SystemVerilog 可以使用两个特殊的 void 类型的 pre\_randomize 和 post\_randomize 高数来完起这些功能。 3.2 节中的 void 类型高数没有返回值。由于高数元是任务,所以并 不消耗时间,如果型在 pre\_randomize 和 post\_randomize 絕數里週門獨試程序,那么 週試程序必须易函数型形。

#### 6.9.1 构造浴缸型分布

在某些应用罪需要产生非我性的额机分布。例如,超包或长包比中等长度的包更等 易发规度冲器溢出是到的领域。这时电影产生一种搭延的的分布,在两端的模块上,中间 频果小。你可以通过时期接近的 机比尔 的块硅油剂压制的分布。可可能需要起过来的 调整一位取得需要的形块。Verlog 已是提供了服多中线性分布的消散。例如5.21年 本文ponential,似何和新国分布的原则。但 5.1 展示 7.3 即时间用海拔散散线未按指数形式 在5.7 (第6.3) 中的 pre zandonie m 微计计算出微数曲线上的一个点。然后隔离地流步 并把这个点效在大边球方的物性上,而已被



例 6.31 构造浴缸型分布 class Bathtub;

构造出了溶缸型分布。

int value: // 浴缸型分布的随机牵错

int WIDTH=50, DEPTH=4, seed=1;

function void pre\_randomize(); // 计算指数曲线

```
value=Sdist exponential(seed,DEPTH);
  if (value > WIDTH) value-WIDTH;
  // 把这一个占随机地放在左边或右边的曲线上
  if ($urandom range(1))
   value=WIDTH - value;
endfunction
```

#### endclass

变量 value 的值存每次对象随机化的时候更新,经过多次随机化后,就可以得到预期 的浴缸型非线性分布。由于变量 value 是由程序计算得到的,而不是由随机约束求解器 得到的,所以不需要用 rand 條饰符定义。

### 6.9.2 关于 void 函数



因为 pre randomize 和 post randomize 函数只能调用其他函数。 不能调用消耗时间的任务。所以在执行 randomize () 函数的期间无法产 4一段延时。如果想调试随机化过程中出现的问题,可以调用预先准备好 的 void 要型的显示程序来显示中间结果。

# 6.10 随机数函数

Verilog-1995 中的各种分布函数都可以采用类似的方法使用,另外 SystemVerilog 还 提供了一些新的分布函数。单于 dist 函数的更详细的内容。请查阅随机过程的书籍。下 面是一些常用的函数:

- (1) Srandom() --- 平均分布,返回 32 位有符号随机数;
- (2) Surandom() 平均分布,返回 32 位无符号随机数;
- (3) \$urandom\_range() —— 在指定范围内的平均分布:
- (4) \$dist exponential() 指數衰落,如图 6.1 所示:
- (6) \$dist poisson() 钟型分布;
- (7) \$dist uniform() 平均分布。

\$urandom range()函数有两个参数,一个上限参数和一个可洗的下限参数。

#### 例 6.32 使用Surandom range 函数

```
a=Surandom range(3,10);
                    // 值的范围是 3~10
```

怎样才能编写易于修改的 CRT? 下面是一些小窍门。最常用的技术是采用 6.11.8 和 8.2.4 节所述的 OOP 技术来扩展原始类,但这种技术需要事先做很多规划、所以,我 们从一些简单的技术开始。

#### 6.11.1 使用变量的约束

本书中大多数的例子都用常数来增加代码的可读性。在例 6.33 里,变量 size 的随机 值有一个指定的范围,这个范围的上限由一个变量设定。

#### 例 6.33 使用变量设定上限的约束

```
class bounds;
  rand int size:
  int max size=100;
 constraint c size {
    size inside {[1:max size]};
```

endclass

缺省情况下,这个类能产生一个在1~100之间的随机数 size,通过改变变量 max\_ size 的值,可以改变随机变量 size 的上限。

在 dist 约束里使用变量可以使能或禁止某些值或范围,如例 6.34 所示,每个总线命 今都有一个独立的权重容量。

# 例 6.34 带有权重变量的 dist 约束

```
typedef enum (READ8, READ16, READ32) read e;
class ReadCommands:
  rand read e read cmd.
 int read8 wt=1, read16 wt=1, read32 wt=1;
```

```
constraint c read (
  read cmd dist (READ8 :=read8 wt.
                 READI6 := read16 wt.
                 READ32 :=read32 wtl;
```

endclass

缺省情况下,这个约束产生每个命令的概率是相等的。如果希望产生更多的 READS 命令,可以增加 read8 wt 权重变量的值。更重要的是,可以通讨设置权重为 0 来禁止某 些命令的产生,

例 6.35 用 rand\_mode 禁止变量的随机化 // 产生变长免费的句

如果你用一套约束在随机化的过程中已经产生了几乎所有想要的激励向量。但还缺少几种微胸向量。可以采用先期用 randomize () 高數·然后再把随机变量的值设置为固定的期望值的方法来解决——并不是一定要使用随机值。设置的固定激励值可以违反相关的协查。

如果只有少数几个变量需要修改,可以使用 rand\_mode 函数把这些变量设置为非随机变量。

```
class Packet:
  rand bit [7:0] length.payload[];
  constraint c valid (length > 0;
                     payload.size==length:}
  function void display (string msg);
   $display("\n% s",msq);
   Swrite ("Packet len=% 0d, payload size=% 0d, bytes=",
           length, payload, size());
    for (int i=0; (i<4 && i<payload.size()); i++)
          Swrite(" % Od", payload[il):
   $display;
  endfunction
endelage
Packet p;
initial begin
  p=new():
  // 随机化所有的变量
  assert (p.randomize());
  p.display("Simple randomize");
  p.length.rand mode(0);
                                  // 设置包长为非随机值
  p.length=42:
                                  // 设置包长为常数
  assert (p.randomize());
                                  // 然后再隨机化 payload
  p.display("Randomize with rand mode");
```

在例6.55中、機模定量 Length 保存了包括、代荷的简单部分编码化了包括 Length 受量以及动态数据 payload 的内容,代明的后半部分集调用了 rand\_mode 画数把 length 变便变更多器模变量 光程度设 94.8后间用 randomize ) 翡聚是行動化式在随地化的过程中,约束设置了 payload 的长度固定为 42.但 payload 数组的内容填充了物组化。

#### 6.11.3 用约束检查值的有效性

在随机化一个对象并改变它的变量的值后,可以通过检查值是否遵守约束来检查对 条件的燃有效。在调用 handle.randomize(null) 函数的: System Verilog 会把所有的 专册当他非确机专届"改志方量")。但仅每台文法中管最否调显的变条件。

#### 6.11.4 随机化个别变量

你可以在闽用 randonize()商数时只传递变量的一个子業,这样就只会隨机化类里 的几个变量,只有多数列表理即变量分全被随风及其他变量会被当作状态变量新不会 整锁机化。原的的综合的保持符成、在例6.58 III. 另一次闽用 randonize ()高数尺改 变了两个 rand 变量 med 和 ii., 第二次同用只改变了 med 变量,而 ii. 变量仍然保持原来 的值。需要注意的是,你可以在随机化时传递一个非规机变量,例如例6.36 里的第三次 调用.l.ov 含量物理了一份相机。用于最后的经验

#### 例 6.36 随机化类里的一部分变量

class Rising;

```
byte low; // 非磁机变量
rand byte med, hi; // 陽机变量
constraint; pu
{ low med, med hi; } // 見 6.4.2节
endclass
initial begin
Rising r;
r=new();
r: randomize (); // 陽机化 med, hi;但不改变 low
r.randomize (med); // 陽机化 med, hi;但不改变 low
```

这种只随机化一部分变量的核巧并不常用。因为在实际的测试平台里已经对激励的 随机化进行了约束。测试平台应该测试各种合法值,而不只是一些边界情况。

# 6.11.5 打开或关闭约束

end

简单的测试平台中的类可能只有几个约束条件。怎样才能用两种完全不同类型的数

#### 例 6.37 把条件约束当成 case 语句使用

```
class Instruction;
typedef cenu (MOP, HALT, CLR, NOT) opcode _e;
rand opcode_e opcode;
bit [1:0] n_operands;
...
constraint c_operands {
   if (n_operands=0)
        opcode=-MALT;
   else if (n_operands=1)
        opcode=-CLR || opcode=-MOT;
        ...
}
```

可以看到。随着操作效、寻址模式等测试内容的增加。约束的表达式越来越多,一个复 杂的约束很快酸会变得难以控制。更常见的办法时对每一种指令建立一套独立的约束。 在使用时关衔某他所有的约束。如何6.38 所示。

# 例 6.38 使用 constraint mode 打开或关闭约束

```
class instruction;
rand opcode_e opcode;
...
constraint c_no_operands {
    opcode==NOP || opcode==NALT; }
    constraint c_one_operand (
    opcode==CLR || opcode==NOT; }
endclass
```

Instruction instr; initial begin instr=new():

# // 产生没有操作数的指令

instr.constraint\_mode(0); // 美用所有的约束 instr.c\_no\_operands.constraint\_mode(1); assert (instr.randomize());

```
//产生只有一个操作数的指令
instr.constraint_mode(0); //关闭所有的约束
instr.c_one_operand.constraint_mode(1);
assert (instr.randomize());
```

这种方法虽然有更大的灵活性,却增加了打开或关闭约束的复杂性。例如,当你关闭 所有产生数据的约束时,也关闭了所有检查数据有效性的约束。

# 6.11.6 在测试过程中使用内嵌约束

通常设计团队的每个人都超过需求控制系统的再制的文件。如果另一个类不再地 加加的桌。怎么这一类会变得基本规定性需求的。 图 多常规下一个分别 (20 仅用于一 种侧试。那为什么还要让它均等种源试都是可见的呢? 如 5.8 节所示。可以使用 zandonlze() vit.的内脏约束后的使约束的作用范围局容化。当新的珍果是对准管约束的补充 讨 这是一种银矿构造、如果提高了下的使往便之一次被往的第一次的一个 有效的序列。当需要社人被审计。你可以交换所有由当前约集发生冲突的约束,例如 在 一个新以工商更优大 是种情的变形数,这时可以先处所有由当前约集发生冲突的约束,例如 在 一个新以工商更优大 是种情的变形数。

使用内嵌约束也有一些缺点。首先:约束代码会位于代码的不同位置。当为一个类 增加新的贷款时,它就有可能和均嵌约束发生冲突。其次,促雌在不同的离饭或是用内嵌 均束。根据定义,内嵌约束仅仅在使用它的代码阻出现。你可以把它写成一个程序放在 单趋的文件里,在密蒙的时候才调用它,但这样的效果就几乎身外路约束一样了。

# 6.11.7 在测试过程中使用外部约束

涵敷的涵敷体可以在涵敷的外部定义。同样、约束的约束体也可以在类的外部定义。 如5.11节所示。可以在一个文件里定义一个类、这个类只有一个空的约束,然后在每个 不同的测试里定义这个约束的不同版本以产生不同的激励。

#### 侧 6.39 带有外部约束的类

// packet.sv class Packet:

endclass

# 例 6.40 定义外部约束的程序

```
// test.sv
program automatic test;
include"packet.sv"constraint Packet::c external (length==1;)
```

endprogram

外部的食用均量的整相比其有很多优点。外面的桌可以放在另一个文件里。从而在 不同的测试里可以复用外部的桌。外部的桌对类的所有实例都是作用。而内被对象仅仅 影响一次 zandomize (1期用,外部的桌提供了一种不需要平匀高度的 OPI 技术取记 改变类的方法。但要注意《排作》外形的桌提供了一种不需要平匀高度的 OPI 技术取记 在股票的类型之外形的身份原则

和内嵌约束一样,因为外部约束可能分布在多个文件里,所以可能会导致潜在的问题。

最后需要考虑的是,如果役有定义外部的集体,会发生什么情况? System Verilog 语言 参考于两目前还没有规定如何处理这种情况,所以在搭建具有多个外部约束的理试平台 时,先要检查体使用的仿真器会如何处理这种情况,是把它作为终止仿真的错误处理,还 悬触出含于信息,或者完全不能由任何信息?

#### 6.11.8 扩展迷

在第8章,依稀学习如何扩展类。采用这种技术,测试平台可以先使用一个已有的 类,然后切换到增加了约束、子程序和变量的扩展类,如例8.10 所示。注意,如果在扩展 类里定义的约束的名字与基类里的约束名字相同,那么扩展的约束将取代基类的约束。

# 6.12 随机化的常见错误

你可能可以轻松对待程序代码,但编写和理解约束需要另一种思考方式。下面是编 写随机激励的过程中可能会遇到的一些问题。

# 6.12.1 小心使用有符号变量

在编写测试平台时, 你可能倾向使用 int. byte 或其他有符号的类型来保存计数值 或一些简单变量。注意,除非必要、不要在随机约束里使用有符号类型! 例 6.41 的类在 随机化时会产生什么结果? 这个棚子右踝个随机弯筒, 非目它们的和为 6.4.

#### 例 6.41 有符号变量会导致随机化错误

```
class SignedVars;
  rand byte pkt1_len,pk2_len;
  constraint total_len {
    pkt1_len + pk2_len==64;
  }
endclass
```

显然,你可以得到(32,32)和(2,62)这样的數值对,同时你也会得到(-63,127)这样的數值对。它们也是等式的合法解,虽然你并不希望得到这样的解。为避免得到负的包长这样无意义的值,应该只使用无符号随机变量,如例 6.42 所示。

#### 例 6.42 使用无符号 32 位变量随机化

```
class Vars32;
rand bit [31:0] pktl_len,pk2_len; // 无符号类型
constraint total_len (
pktl_len+pk2_len==64;
```

这个版本也会产生情误。非常大的包长 pkt1\_len 和 pkt2\_len.例如 32'h80000040 和 32'h80000000 相加时会丢弃高位,产生 32'd64 或 32'h40。依可能会再增加一对约束 来限数法两个随便受益的值,但最好的办法是限制这两个变量的宽度,而不要使用 32 位 的需定,在例 5.3 里 用两 8.6 位等能的知识 6.0 模值比较。

#### 例 6.43 使用 8 位无符号变量随机化

endclass

```
class VarsB;
rand bit [7:0] pktl_len,pkt2_len; // 8位位宽
constraint total_len (
   pktl_len + pkt2_len--9'd64; // 和是 9位位宽
   ]
```

# 6.12.2 提高求解器性能的技巧

每个约束求解器都有它的优点和缺点,在进行具有受约束的随机变量的伤真时,可以 采用以下建议提高仿真性能。

避免使用复杂的运算。例如除法、乘法和取模(4),如果需要除以或乘以2的幂次方。 使用名称成左移接件。对2的幂次方的取模操作可以用和掩模的 AND 布尔维作代替。 如果需要进行这维维、伸用宽守小下32位的参量可以得到贸高的运量特徵。

# 6.13 迭代和数组约束

到目前为止,我们已经可以约束标量类型的变量。但如何在随机化敷组时进行约束呢?用foreach约束和一些敷组函数可以改变值的分布形状。



用 foreach的寒念产生很多的来从用影响的寒器的运行健康。好 的京新器可以快速地京都上百个的末、但在末期上千个的末的会变模。还 遇到来的的 foreach 的末时会更得更强。因为对于水小为 N 的数组 它 会产生 N'个约束。见 6,13.5 市关于使用 zande 变量代替最高的 foreach的复数。

# 6.13.1 数组的大小

最容易理解的数组约束是 size()函数,它可以约束动态数组或队列的元素个数。

#### 例 6.44 约束动态数组的大小

class dyn\_size;

rand logic [31:0] d[];

constraint d\_size (d.size() inside {[1:10]}; }

endclass

使用 inside 约束可以设置数组大小的下限和上限。大多数情况下,你可能不希望得 到一个空数组,即 size==0。记住,一定要设置上限,否则你会产生成千上万个元素,导致 随机求解器要用很长的时间才能求解。

### 6.13.2 元素的和

可以把随机敷组里的敷值发送给设计,也可以把它们用于控制用途。例如你有一个要 发送四个敷据的接口,这些敷据可以连续发送,也可以在很多个周期内发送完,同时用一个 脉冲信号指示数据的有效性。图 6.2 是在十个周期内发送四个敷据的脉冲信号示意图。




图 6.2 随机脉冲的波形

你可以用 sum ()函数约束随机数组只有四个位有效,从而产生这些脉冲。

#### 例 6.45 随机脉冲类

parameter MAX\_TRANSFER\_LEN=10;

#### class StrobePat;

rand bit strobe [MAX\_TRANSFER\_LEN];

constraint c\_set\_four { strobe.sum() == 4'h4; )
endclass

#### initial begin

StrobePat sp;

int count=0; // 数据数组的索引

162

end

```
sp=new();
asset(sp.randomise());
foreach (sp.strobe[i]) begin
@bus.cb;
bus.cb.strobe(=sp.strobe[i];
// 知果 strobe (信号 板、輸出下一个数据
if begin (sp.strobe(i))
bus.cb.data<=data[count++];
end
```

第 2 章中介绍过,单比特元素的和正常情况下也是单比特,例如 0 或 1。例 6.45 把 strobe.sum()和四位的数值(4'h4)比较,所以数组元素的和是用四位的精度计算的。这个例子使用四位精度保存了数组元素个数的最大值 10.

# 6.13.3 数组约束的问题

c.display();

sum()函數看起来很简单,但 Verilog 的數學运算規則使它可能会导致很多问题。我 们先从一个简单的例子开始。假设要产生 1~8 个随机事务,这些事务的总长度小于 1024。例 6.46 是第一种方法,其中事务的 1en 变量是字节类型。

```
例 6.46 sum 约束的第一种方法: bad sum1
class bad sum1;
  rand byte len[];
  constraint c_len {len.sum < 1024;
                    len.size() inside ([1:8]);}
  function void display();
   Swrite ("sum-% 4d, val-", len.sum);
   foreach(len[il) Swrite("%4d ".len[il):
   $display;
  endfunction
endclass
例 6.47 使用数组求和约束的程序
program automatic test:
 bad sum1 c;
 initial begin
   c=new():
   repeat (10) begin
    assert (c.randomize()):
```

```
end
end
```

endprogram

# 例 6.48 bad\_suml 的输出

sum=81, val=62 - 20 39

sum=39, val=-27 67 1 76 -97 -58 77 sum=38, val=60 -22

sum=72, val=-120 29 123 102 -41 -21

这段代码产生了一些长度较小的事务,但它们的和有时为负,并且始终小于127。这 绝对不是依期望的!下面用无符号举型再试一次(display函数没有变化)。

例 6.49 sum 约束的第二种方法: bad\_sum2 class bad sum2:

rand bit [7:0] len[]; // 8 (V constraint c len (len.sum < 1024;

len.size() inside {[1:8]};}

# endclass

例 6.50 bad\_sum2 的输出

sum=79, val=88 100 246 2 14 228 169

sum=120, val=74 75 141 86

sum=39, val=39 sum=193, val=31 156 172 33 57

sum=173, val=59 150 25 101 138 212

例 6.50 有个小问题,虽然约束了数组的和小于 1024,但实际上事务长度的和始终小于 256。问题的原因是在 Verilog 中,8 位数值的和也是用 8 位数值保存的。下面用第 2 章 的 uint 卷形 1en 令量标管领 32 位

例 6.51 sum 约束的第三种方法; bad\_sum3 class bad sum3;

rand uint len[]; // 32 (Q)
constraint c len {len.sum < 1024;

len.síze() inside {[1:8]};)

#### endclass

例 6.52 bad sum3 的输出

sum=245,val=1348956995 3748256598 985546882 2507174362 sum=600,val=2072193829 315191491 484497976 3050698208

2300168220 3988671456 3998079060 970369544

sum=17,val=1924767007 3550820640 4149215303 3260098955 sum=440,val=3192781444 624830067 1300652226 4072252356

sum=864.val=3561488468 733479692

哇! 怎么会这样? 这有点像 6.12.1 节的有符号类型的问题。两个非常大的数的和会 夸成一个小的数值。下面再根据约束中的比较操作把位宽减小一些。

#### 個 6.53 sum 约束的第四种方法: bad sum4

class bad\_sum4; rand bit [9:0] len[]; // 10 ft/

constraint c\_len (len.sum <1024; len.size() inside ([1:8]);)

endolass

例 6.54 bad sum4 的输出

sum=989,val=787 202 sum=1021,val=564 76 132 235 0 8 6

sum=872, val=624 101 136 11 sum=978, val=890 88

sum-905, val=663 242

结果还是不对。由于每个 len 变量的位宽都超过 8 位,所以 len 的值经常超过 255, 必須約束 len 的值在 1~255 之同,然后使用 10 位位宽来正确求和。这就需要对数组的 每个元素进行约束。

# 6.13.4 约束数组和队列的每一个元素

System Verilog 可以用 foreach 对数组的每一个元素进行约束。和直接写出对固定 大小的数组的每一个元素的约束相比,使用 foreach 要更简洁。比较实际的做法是使用 foreach的审点本数组和U.引

# 例 6.55 简单的 foreach 约束: good\_sum5

class good\_sum5; rand uint len();

constraint c\_len (foreach (len[i])

len.sum < 1024; len.size() inside ([1:8]);)

endclass

#### 例 6.56 good sum5 的输出

sum=1011, val=83 249 197 187 152 95 40 8 sum=1012, val=213 252 213 44 196 20 20 54

```
sum=370,val=118 76 176
sum=976,val=233 187 44 157 201 81 73
sum=412,val=172 167 73
```

上例的输出摘足了数组每个元素的和的约束。注意 1en 数组的元素可以是 10 位或

更宽的位宽,但必须是无符号数。 你可以对数组元素之间的关系进行约束,但要特别小心对待数组两端的边界元素。 下面的类通过和前一个元素比较来产生递增的值序列,但第一个元素除外。

# 例 6.57 使用 foreach 产生递增的数组元素的值

这些约束可以有多复杂?约束可以复杂到用来求解爱因斯坦问题(关于五个人每人 有五个不同特点的逻辑单题),八皇后问题(终八个皇后放在棋盘上,使它们互相不能攻 击),其等 Sudoku 问题。



endclass

2005 版的 LRM 要求 foreach 约束只能有一个数组名。不允许使用 层次化的引用。 因此不能在类里使用 foreach 约束来约束子类里的 数组。

# 6.13.5 产生具有唯一元素值的数组

怎么才能产生一个随机敷组、它的每一个元素的值都是唯一的? 如果使用 randc 数组,那么数组的每一个元素都会独立地随机化,所以几乎一定会出现重复的值。

你也可以用嵌套的 foreach 循环让求解器比较任意两个元素,如例 6.58 所示。但这 会产生相对 4000 个独立的约束,从而降低价直的速度。

#### 94 6.58 使用 foreach 产生唯一的元素值

```
| Class UniqueSlow; | rand bit (7:0) us[64]; | rand bit (7:0) us[64]; | rand bit (7:0) us[64]; | rand bit (7:0) | rand bit (
```

```
166 東8章 類似化
  更好的办法是,使用包含 randc 变量的辅助类,这样就可以不断随机化同一个变量。
  例 6.59 用 randc 辅助举产生唯一的元素值
  class randc8;
     randc bit [7:0] val;
  endclass
```

```
class LittleUniqueArray;
 bit 17:01 ua (64):
                      // 每个元素具有唯一值的數组
```

```
function void pre randomize;
  randc8 rc8;
 rc8=new():
 foreach (ua[i]) begin
    assert (rc8.randomize()):
    ua[i]=rc8.val:
```

endfunction andclass

下面是更常用的办法。例如,我们要为 N 个公共汽车司机指定 ID 号,这些 ID 号的范 图 是 0 到 MAX-1. 比中 MAX>= N

```
例 6.60 唯一值的发生器
```

```
// 产生 0:max-1 之间唯一的随机值
class RandcRange:
 rando bit [15:0] value:
```

int max value; // 最大值

```
function new(int max value=10):
  this.max_value=max value;
endfunction
```

constraint c\_max\_value (value < max value; ) endclass

# 例 6.61 产生元素具有唯一值的随机数组的类

class UniqueArray; int max\_array\_size, max value;

```
rand bit [7:0] a[]:
                          // 每个元素具有唯一值的数组
constraint c size (a.size() inside {[1:max array size]};)
```

```
function new(int max_array_size=2, max_value=2);
   this.max array size=max array size;
   // 如果 max value 小于数组的大小,
   // 那么说明数组里有重复的值,所以要调整 max value
   if (max value < max array size)
       this.max value=max array size;
   else
       this.max value=max value;
 endfunction
 // 为数组 a 门填充唯一值
 function void post randomize;
  RandcRange rr;
   rr=new(max value);
   foreach (a[i]) begin
     assert (rr.randomize());
     a[i]=rr.value:
  end
 andfunction
 function void display();
  Swrite("Size: % 3d:".a.s(ze()):
  foreach (a[i]) Swrite("% 4d",a[i]);
  $display;
 endfunction
endolass
下面是使用 UniqueArray 类的程序。
例 6.62 使用 UniqueArray类
program automatic test;
 UniqueArray ua;
 initial begin
   na=new (50):
                                 // 数组大小=50
   repeat (10) begin
     assert (ua.randomize());
                                // 产生随机数组
      ua.display();
                                // 显示数组内容
     end
endprogram
```

#### 6 13 6 随机化匀板数组

如果要产生多个髓机对象,那么你可能需要建立髓机句柄数组。和整数数组不同,你需要在随机化前分配所有的元素、因为随机完解器不会创建单象。如果使用动态数组,可以按照需要分配最大数量的元素,然后再按用约束减,次数组的大小。在随机化时,动态句级数组份大小可以保持不免或减小。但不做增加。

#### 例 6.63 产生随机数组的元素

```
parameter MAX SIZE=10;
class RandStuff;
   rand int value:
andclass
class RandArray;
  rand RandStuff array[]:
                                  // 不要忘记使用 rand!
  constraint c (array.size() inside ([1:MAX SIZE]); )
  function new();
   array=new[MAX SIZE]:
                                  // 按量大的容量分配
   foreach (array[i])
   arrav[i]=new();
  endfunction:
andelsee
RandArray ra;
initial begin
 ra=new();
                                   // 构造数组和所有的对象
 assert (ra.randomize()):
                                   // 随机化,可能会减小数组
  foreach (ra.array[i])
   $display(ra,array[i],value);
```

关于旬極數组的详细内容型 5.14.4 节.

# 6.14 产生原子激励和场景

end

到现在为止,依看到的都是原子随机事务。你已经学会了如何产生一个随机总线事务,一个网络包,一条处理器指令。这是一个很好的起点,但你的工作是要验证设计是否能在现实世界的激励下工作。一条总线上可能会有很长的事事识别。例如 DMA 传输设施

充缓存。网络流量可能包含了一系列的包,因为用户可能会同时读取 E-MAIL、浏览网页、 下载音乐。处理器可能会有很深的流水线,上面填充了子程序调用、for 循环和中断响应 指令。每次只产生一个事务无法模拟出这些场景。

### 6.14.1 和历史相关的原子发生器

产生相关的事务流的最简单的办法是采用基于以前事务的随机值的原子发生器。这 个类可以约束总线事务在80%的时间里重复过去的命令,例如写操作,并且在过去的目的 地址上增加一个增量。你可以使用 post randomize 函数复制产生的事务,用于下一次 randomize()調用。

这种方法活合于小的应用。但当事先需要整个序列的信息时就无能为力了。例如。 DUT可能在开始前就需要知道网络事务的序列长度。

### 6.14.2 随机序列

endtask

产生事务序列的另一个方法是使用 System Verilog 的 randsequence 结构,它可以使 用类们 BNF(巴科斯-诺尔若才)的旬块措述惠务的提若。

```
例 6.64 使用 randsequence 的命令发生器
initial begin
  for (int i=0; i<15; i++ ) begin
    randsequence (stream)
      stream : cfg read :=1 |
              io read :=2 |
              mem read :=5:
     cfg read : { cfg read task; } |
                (cfg read task; ) cfg read;
     mem read : { mem read task; } i
                ( mem read task: ) mem read:
      io read : { io read task; } |
                ( io read task: ) io read:
    endsequence
  end // for
end
task cfg read task;
```

例 6.64 产生了 stream 序列,它可以是 cfg\_read.io read 或 mem read.随机序列 的引擎会随机地从三种操作中选取一种。cfg read 的权重是 1,io read 的权重是 2,所 以被选中的概率是前者的一倍。mem read 的权重是 5.被洗中的概率最高。

cfg\_read 可以是对 cfg\_read\_task 任务的一次调用,也可以是在该任务调用后尾随一个 cfg\_read, 所以,cfg\_read\_task 任务至少会被调用一次,也可能被调用很多次。

使用 Enadasquance 全导致 - 也同题: 产生序列的代码与序列使用的包含数据的 非的类是分开的,并且风格也完全不同。所以加重同时使用 enadonize()和 randosquence 的话。必须处则好这两件不同形式的随机化、更严重的是,如果要要核文一个序 列、例如增加一个新的分支或动作。你可能需要改变序列的原始代码。而不能通过扩展序 列来发展。如第8章所示。你可以通过扩展一个类末增加新的代码。数据和约束,而不需 需核和多余的压力。

### 6.14.3 随机对象数组

最后一种产生精阳即列的原北品颜化整个均象数别。你可以建立前向数目的简一 个和后一个种意的效果。System Vindius,基础各同时未实所有的的束。由于整个序列同 时产生。你可以在发送第一个事务前就知道所有数据的校验和。事务的总数等信息。你也 可以产生一个DMA 传输序列,约束它的长度为 1024 字节。比求解器选择合适的事务个数 来谓成文个约数。

# 6.14.4 组合序列

可以把多个序列组合在一起、形成一个更实际的事务值。例如,对于网络设备,你可以产生一个下载、E-MALL 的序列。一个阅览两页的序列。一个问明页表单输入单个字符的 序列。把这些序列组合起来的技术组出了本书的范围。你可以从 VMM 中了解更多这方面的知识,例如 Bergeron(2005)等编写的书籍。

### 6.15 随机控制

你可能认为为设计产生长的随机序列是一个好办法。但如果设计只是偶尔才需要随 机决策、你就会认为这是一件很麻烦的事情。你可能更喜欢用程序性的语句,这样就可以 使用调试工具逐条运行。

```
例 6.65 使用 randcase 和Surandom range 的随机控制
```

```
initial begin
int len;
randcase
1: len=Surandom_range(0,2); // 10%; 0,1,or 2
8: len=Surandom_range(3,5); // 80%: 3,4,or 5
1: len=Surandom_range(6,7); // 10%: 6 or 7
endcase
```

```
$display("len=% 0d",len);
end
```

Surandom range 函数返回一个指定范围内的随机数。可以用(最小值,最大值)或 (最大值,最小值)的形式作为函数的参数。如果只使用一个参数,SystemVerilog会把 它当作(0,最大值)对待。

你可以用类和 randomize () 函数编写例 6.65。对这个小例子,OOP 显得大材小用 了。但如果这是一个大类的一部分,使用约束会比使用 randcase 语句更简洁。

# 例 6.66 等效的约束图

```
class LenDist;
 rand int len:
 constraint c
    (len dist ([0:2] :=1,[3:5] :=8,[6:7] :=1); )
```

```
endclass
LenDiet lanD:
initial begin
 lenD=new();
 assert (lenD.randomize());
  $display("Chose len=%0d",lenD.len);
```

使用 randcase 的代码比用随机约束的代码更难修改和重载。像改随机结果的唯一 方法县修改代码或使用权重变量。

那小心使用 randcase, 因为它不会留下任何线索。例如, 你可以用它来决定县否为 一个事务注人错误。问题是事务处理器和记分板需要知道这个决策。最好的办法是在环 境或事务里用变量通知事务处理器和记分板。如果在这些类里使用这种变量,那就必须 声明成随机亦量,并使用约束在不同的测试里改变它,

# 6.15.1 用 randcase 建立决策树

可以用 randcase 来建立净等树、侧 6.67 的代码只有网络,但可以很方便地扩展 成化级

### 例 6.67 用 randcase 建立决策树

```
initial begin
 // Level 1
 randcase
   one write wt: do one write();
   one read wt: do one read();
    seg write wt: do seg write();
```

```
seq read wt: do seq read();
  endcase
  end
// Level 2
task do_one_write;
  randcase
    mem write wt: do mem write();
    io write wt: do io write();
    cfq write wt: do cfq write();
 endcase
endtask
task do one read;
 randcase
   mem read wt: do mem read();
   io read wt: do io read();
   cfg read wt: do cfg read();
 endcase
endtask
```

## 6.16 随机数发生器

System Verilog 的隨机性到底怎么样? 一方面。测试平台需要不相关的随机值来产生 不同于定向测试的随机微频。另一方面。即使设计或测试平台只做了微小的整改。或在调试转线的测试时,又需需要不断面复基个测试模式。

# 6.16.1 伪随机数发生器

Verilog 使用了一种简单的 PRNG(伪随机数发生器),通过\$random 函数访问。这个 发生器有一个内部状态,可以通过\$random 的种子来设置。所有和 IEEE-1364 标准兼容 的 Verilog 作 真影響使用相關的算法来计算瞬间值。

my vernog 行列を確認した。相同の身在ボー昇機の弧。 何6.68 是一个簡単的 PRNG。它并不是 System Verilog 使用的 PRNG。这个 PRNG 有一个 32 位的内部状态。要计算下一个随机值,先计算出状态的 64 位平方值,取中间的 32 位勢值,然后加上開業的 32 位勢值

# 例 6.68 简单的伪随机数发生器

```
reg [31:0] state=32'h12345678;
function logic [31:0] my_random;
logic [63:0] s64;
s64*state* state;
state=(s64*>16)+state;
```

你可以看到这段简单的代码可以产生看起来是随机的数据流,并且可以通过设置相同的种子来重复码流。SystemVerilog 把它称为 PRNG,通过 randomize ()和 randoase 来调用它产生随机值。

### 6.16.2 随机稳定性——多个随机发生器

Verilog 在整个仿真过程中使用一个 PRNG。但如果 System Verilog 仍然使用这种方 案是否可行呢?测试平台通常会有几个激励发生器同时运行。为被测设计产生数据。如 果两个码证共享一个 PRNG 它们获得价格是随机数的一个子集。

在图 6.3 中.有两个激励发生器和一个产生 a.b.c 等随机值的 PRNG。Gen2 有两个随机对象,所以在每个周期它使用的随机数的个数是 Gen1 的两倍。当其中一个类改变时 放可能发生问题。如果 Gen1 多取一个数.那么每个周期就需要两个随机数。



图 6.3 共享一个随机发生器

Genl 的修改不但影响了 Genl 自己获取的關机數,也影响了 Gen2(图 6.4)。在 SystemVerilog中,每个对象和线程都有一个独立的 PRNG。改变一个对象不会影响其他 对象获得的随机数(图 6.5)。



图 6.4 第一个发生器实验一个随机伤



图 6.5 每个对象有独立的随机数发生器

# 6.16.3 随机稳定性和层次化种子

SystemVerilog 的每个对象都有自己的 PRNG 和独立的种子。当启动一个新的对象 或线程时, 子 PRNG 的种子由父 PRNG 产生。所以在估直开始时的一个种子可以产生多 个随机激励流,它们之间又是相互独立的。

当调试测试平台时,我们会增加、删除或移动代码,即使具备随机稳定性,代码的变化 也会使测试平台产生不同的随机值。当测试 DUT的故障时,测试平台却不能再现相同的 激励,这是非常令人沮丧的。把新增加的对象和线程放在现有对象和线程之后,可以减少 修改代码带来的影响。例 6.69 中的测试平台首先创建了对象。然后在并行的线程里运行 空们。

#### 例 6.69 格改前的测试代码 function void build():

```
pci gen gen0.gen1;
 gen0=new();
 genl=new():
 fork
   gen0.run();
   gen1.run();
 ioin
endfunction : build
```

例 6.70 增加了一个新的发生器,并在新的线程里运行。新的对象在原来的对象之后 创建,新的线段也是在原来的线段之后产生。

### 例 6.70 修改后的测试代码

```
function void build();
 pci gen gen0, gen1;
 atm gen agen;
                       // 新的 ATM 发生器
```

```
gen0-new();
gen1-new();
agen-new(); // 在已有的对象后创建新的对象
fork
gen0.run();
gen1.run();
agen.run(); // 在已有的线程后产生新的线程
join
```

虽然随着新代码的加入,随机码流无法和过去保持一致,但是可以减小这些改变带来 的不良的副作用。

#### 6.17 随机器件配置



测试 DUT 的一个重要工作是测试 DUT 內部设置和环绕 DUT 的系统的配置。如6.2.1节所述,测试应该随机化环境,这样才能保证尽可能测试定债务的模式。

例 6.71 展示了如何建立随机测试平台配置,并在必要的时候在测试 级改变配置。eth\_cfg类定义了 4 编口以太阿交换机的配置。它在环境类型例化。在测试 里使用。在测试里橡放了其中的一个配置值,打开了全部图个编口。

#### 例 6.71 以太网交换机配置类

```
class eth_cfg;
rand bit [3:0] in_use; // 獨近中使用的端口
rand bit [47:0] mac_addr[4]; // MAC 地址
rand bit [3:0] is_100; // 100MM 褒式
rand uint run for_n frames; // 獨近中的執動
```

# // 在 unicast 模式財份實某非輸針份

```
// it unicast 飲食的食品的
constraint local_unicast {
  foreach (mac_addr[i])
    mac_addr[i][41:40]==2*b00;
}
```

constraint reasonable { // 限制测试长度 run\_for\_n\_frames inside {[1:100]};

```
endclass : eth cfg
```

在 Environment 类的不同阶段使用了配置类。配置在 Environment 的构造函数里 创建。但直到 gen\_cfg 阶段对随机化。这就使你可以在调用 randomize()之能打开或关 闭约底。然后,你可以在 build阶段前缘改产生的配置,创建 DUT 周围的虚拟元件。

```
例 6.72 使用随机配置建立环境
class Environment:
  eth cfg cfg;
  eth src gen[4];
  eth mii drv[4];
  function new();
   cfg=new();
                               // 创建 cfq
  endfunction
  function void gen cfg;
   assert (cfg.randomize());
                                  // 関訊化 cfg
  endfunction
  //使用随机配管建立环境
  function void build();
  foreach (gen[i])
    if (cfg.in use[i]) begin
    gen[i]=new():
    drv[i]=new();
     if (cfg.is 100[i])
       drv[i].set speed(100);
    end
  endfunction
task run();
  foreach (gen[i])
   if (cfq.in use[i]) begin
     // 启动测试平台的事务处理器
     gen[il.run();
   end
  endtask
  task wrap_up();
```

```
// 暂时还没有使用
    endtask
  endolass : Environment
  上例中没有给出 eth src 类和 eth mii 类的定义。
  现在你已经有了建立测试所需的所有元件。下侧中的测试例化了环境类。然后依次
运行。
  例 6.73 使用随机配置的简单测试
  program test;
    Environment env:
    initial begin
                     // 创建环境
     env=new();
     env.gen cfg;
                       // 建立随机配置
                       // 建立测试平台的环境
     env.build():
     env.run();
                      // 运行测试
                       // 整理 6 产生报告
     env.wrap up();
     end
  endprogram
  你可能希望修改随机配置,以覆盖某个边界条件。下面的测试先随机化了配置类,然
后打开了所有端口。
  例 6.74 络改随机配置的简单测试
  program test;
    Environment env:
    initial begin
     env=new():
                    // 创建环境
     env.gen cfg;
                       // 建立随机配置
     // 修改随机值-打开四个端口
     env.cfg.in use-4'b1111;
     env.build();
                      // 建立测试平台的环境
                      // 运行测试
     env.run();
     env.wrap_up();
                        //整理 4 产生报告
     end
```

endprogram



注意在例 6.72 里创建了所有的发生器,但根据随机配置的结果只运行了 少数几个。如果你只创建周到的发生器,你必须在所有用到 gen [i] 的地 方都免检测 in\_use [i],否则当测试平台访问到不存在的发生器时会崩

滑。这些没有用到的发生器所占用的内存对于建立一个稳定的测试平台页盲是像不足 逝的。

# 6.18 结 论

CRT 是产生验证复杂设计所需激励的唯一可行的方法。SystemVerilog 提供了很多 种产生随机激励的方法,本章展示了其中的一些实现方法。

测试必须是灵活的,允许你既可以使用产生的缺省值,也可以约束或修改缺省值以实现最终目标。在建立测试平台前务必事先规划,留出足够的"钩子",这样才能在不修改现有代码的情况下控制减迟平台。




# 线程以及线程间的通信

在宝玩模件中,31许逻辑超过时特别来源。但合理和转输出版度看输入的变化而变。 6. 所有这些并及的诱迫在 Verlog 的寄存器传输员上递通过 initial 和 always 块饰 句 实例化他连续被使用句头极似的。为了极和和极致这些语句块 测试子后使用许多并 发换行的故程。在测试平台的环境里、大多数语句块被模拟或事务处理器,并运行在各自 的线程则。

System Verilog 的调度器就像一个交通警察,总是不停地选择下一个要运行的线程。 你可以用本章介绍的方法来控制线程,进而控制你的测试平台。

每个线程总是会限相邻的线程通信。在图7.1 中,发生器把微弱传递给代理。环境 炭离要加强发生器什么用物完成任务,以便及自终止测试平台中还在运行的线景。这个 过程需要信助线程间的通信(PC)来完成。常见的线程间通信有标准的 Verilog 事件、事 件控制,wait 语句.System Verilog 指着和旅语等。



② System Verling 超音多子等形質的"機器化hosel" "指了超影"实际的"高可以系统的、"速程"—「周音等与Unix 进程展系在一起、每个进程影響的第一个在自有存储文明表示的程序。 機能的重複化进程外、现代明存在循环间升、直接所提供的重整化力能放置外小路、并依据"选程"—问,同时,由于"进程间(Interprecess适应"—可用得要用差。所以本书的美文整位于以采用、包含了保持一度、中文规则全等使用"线程"—从包含"或用用等数据差"。

### 7.1 线程的使用

虽然所有的线型结构都可以用在模块和程序块中,但实际上测试平台求属于程序块, 结果、你的代码总是以 Lnitial 块启动,从时刻 0 开始执行。虽然 always 块不能被放 在现床均率。但是 通讨在,initial 块内付入 forever 循环使可转板数衡法次个问题。

标准的 Verilog 对语句有两种分组方式——使用 begin...end 或 fork...join. begin...end 中的语句识则作方式换行。而 fork...join 中的语句规则非发方式换行。 后者的不足是必须等 fork...join 内的所有语句都执行完后才能继续块内后续的处理。 因此、在 Verilog 的测试于合中很少则弱它。

SystemVerilog 引入了两种新的创建线程的方法——使用 fork...join\_none 和 fork...join any 语句,如图 7.2 所示。




图 7.2 fork...join 块

测试平台通过已有的结构如事件、@ 事件控制、wait 和 disable 语句,以及新的语言 元素(如旗语和信箱),来实现线程间的通信、同步以及对线程的控制。

# 7.1.1 使用 fork...join 和 begin...end

例 7.1 中的 fork...join 并发块内嵌有 begin...end 顺序块,从而显示了两者的不同。

### 例7.1 fork...toiu和 begin...end 的相互作用

initial begin

Sdisplay("@%Ot: start fork...join example",Stime);

#10 \$display("@%0t: sequential after #10",\$time); fork

Sdisplay("@%Ot: parallel start".Stime):

#50 Sdisplay("@% Ot: parallel after #50", Stime);

#10 \$display("@%Ot: parallel after #10",\$time);

begin

#30 Sdisplay("@% Ot: sequential after #30".Stime);

#10 \$display("8 % Ot: sequential after #10", \$time);

end join

Sdisplay("8%Ot: after join", Stime);

#80 Sdisplay("9%Ot: finish after #80",Stime);

end




图 7.3 fork...join块

注意在以下的输出中,fork...join块里的代码都是并发执行的,所以带短时延的语句执行得比带长时延的语句早。如例 7.2 所示,fork...join 直到以 # 50 开头的最后那条语句执行结束后才得以完成。

例 7.2 begin...end 和 fork...join 的输出

00: start fork...join example

010: sequential after #10

910: parallel start

020: parallel after #10

0 40: sequential after # 30

0 50: sequential after # 10
0 60: parallel after # 50

0 60: after join

@ 140: finish after # 80

# 7.1.2 使用 fork...join\_none 来产生线程

fork...join\_none 块在调度其块内语句时,父线程继续执行。例 7.3 的代码和例 7.1 相比,除了 join 被换成 join\_none 以外,其余均相同。

#### 例 7.3 fork...join\_none 代码

initial begin

\$display("@ % Ot: start fork...join\_none example", \$time);

#10 \$display("% %0t: sequential after # 10", \$time); fork

\$display("@ % Ot: parallel start". Stime):

#50 \$display("@%0t: parallel after #50", \$time);

#10 Sdisplay("@% Ot: parallel after #10", Stime);

end join any

```
begin
                  # 30 Sdisplay("8 % Ot: seguential after # 30", $time);
                  #10 Sdisplay ("8 % Ot: sequential after #10", Stime);
        join none
        $display("8% Ot: after join none", $time);
        #80 Sdisplay ("@% Ot: finish after #80", Stime);
   这个块相应的框图类似于图 7.3。注意 join_none 块后那个语句的执行早于
fork...join none内的任何语句。
   例 7.4 fork...join none 的输出
   00: start fork...join none example
   910: sequential after #10
   810: after join none
   810: parallel start
   #20: parallel after #10
   840: sequential after #30
   050: sequential after #10
   0.60: parallel after #50
   890: finish after #80
        使用 fork...join any 实现线程同步
   fork...join any 块对块内语句进行调度,当第一个语句完成后,父线释才继续执
行,其他停顿的线型也得以继续。例7.5 的代码与之前的例子相比,唯一的不同就是把
join 換成了 join_any。
   例 7.5 fork...ioin any 代码
   initial begin
         $display("@%Ot; start fork...join any example". $time);
         #10 $display("8 % Ot: sequential after #10", $time);
         fork
             Sdisplay("9 % Ot: parallel start", Stime):
             #50 Sdisplay("@%Ot: parallel after #50", Stime);
             #10 Sdisplay("@ % Ot: parallel after #10", Stime);
             begin
                 # 30 $display("@ % Ot: sequential after # 30", $time);
                 #10 $display("9 % Ot: sequential after #10", $time);
```

```
Sdisplay("@ % Ot: after join any", Stime);
     #80 Sdisplay("@% Ot: finish after #80", Stime);
end
```

注意,在例7.6中,语句\$display("after join any")完成于并发块的第一个语句 **ラ**日

```
例 7.6 fork...ioin anv 的输出
```

00: start fork...ioin any example

@10: sequential after #10

@10: parallel start @10: after join any

020: parallel after #10

@40: sequential after #30 950: seguential after #10

8 60: parallel after # 50 890: finish after #80

# 7.1.4 在类中创建线程

使用 fork...ioin none 可以开启一个线程,比如随机事务发生器的代码。例 7.7 示范了一个使用任务 run 倒建 N 个数据句的发生器/驱动器类。完整的测过平台还包括 用于驱动、监测、检验以及其他操作的类,所有这些都带有并发运行的事务处理器。

# 例 7.7 带有任务 run 的发生器/驱动器类

```
class Gen drive:
     //创建 N 个数据句的享务处理器
     task run(int n);
```

Packet p; repeat (n) begin p=new();

> transmit(p); end

assert (p.randomize()); join none //使用 fork-join none 以使 run() 不发生阻塞 endtask

task transmit (input Packet p) s

endtask endclass

Gen drive gen:

#### 184 第7章 线程以及线程程的通信

```
initial begin
gen=new();
gen.run(10);
// 启动检验、监测和其他线程...
```

end

例 7.7 中有几点需要注意。首先,事务处理器并不是在 new () 函數里 局动的。构造函数只用来对数值进行初始化,并不启动任何数程。把构造 函数同真正进行事务处理的保码分开,允许依在行场执行事务处程码之 市临终任何事金,这样、此刻可以引入组唱参划。据绘物专程查考率符

码的行为。

其次,任务 run 通过 fork...join\_none 块启动了一个线要,用于具体的事务处理。需要指出的是,该线程并非在父类中启动的,而是任务 run 运行后才产生的。

### 7.1.5 动态线程

在 Verilog 中, 线程是可预知的, 你可以通过统计源代码中 initial, always 和 fork...join块的整置来确定一个模块中有多少线程, 而在 System Verilog 中, 你可以动 态地创建线程,而且不用等到它们都执行充端。

在例7.8中、侧试平台产生随机事务并把它们发送至被侧设计中。被测设计把事务存 放预定的一段时间后开把事务返回。测试平台必须等待事务完成。但同时又不希望停止 随机数据论士

```
例 7.8 动态线程的创建
```

```
program automatic test (bus_ifc.T8 bus);

// 这里爾爾諾達日的代勢
task check (transitransaction tr);
fork
    begin
    wait (bus_ch.addr--tr.addr);
    sdiaplay("% % tr.addr match % d", % time, tr.addr);
    end
    join.nome
endtask
Transaction tr;
initial begin
    repeat (10) begin
    // die —/ mid. # %
trnew()
    assert(tr.randomize());
    assert(tr.randomize());
```

```
// 把事务发送到被搁设计中
tranmit(tt); // 注思省略任务代码
//等检查测设计的问复
check_trans(tr);
end #100; // 等待事务的最终完成
```

end endprogram

当任务 check\_trans 被调用时,它便产生一个线程用来检测总线以获取匹配的事务 地址。在常规的仿真中,有很多这样的线程在同时运行。在这个简单的例子中,所用的线 即仅仅打印出一个信息,实际上你可以加入更多精细的控制。

## 7.1.6 线程中的自动变量



当你使用循环来创建我程时,如果在进入下一轮循环前没有保存变 ,量值,便会碰到一个常见却又难以被发现的漏洞。例7.8 只适用于带自 动存储的程序(program)或模块(module)。如果 check\_trans 使用的

如「增的程序(Program)及模块(Rodule)。 如果 check\_trans使用的 是静态存储。那么每个包载程会是并和同的变量。trait 会全最直面的资料是重新重要。 用的值、类似地、如果在例子中的 repeat 循环至使用 fork...join\_none.那么哲序将 会试图使用 tr来区配购得到来的事务。但是 tr的值会在下一次循环中改变。所以在并发 线框件务必使用自动安置来保存等。

例 7.9 在 for 循环中使用了 fork...join\_none。SystemVerilog 首先对 fork... join\_none 里的线程进行调度,但是由于 # 0 时延的存在,这些线程要在原始代码块之后 技行。所以例 7.9 打印出来的是"3 3 3",即循环终止时索引变量;的值。

```
例 7.9 不良代別,在簡年中内被 fork...join_none
program no_auto;
initial begin
for (int j=0; j< 3; j++)
fork
Swrite(j); // 編列 — 得到的是最終的索引值
join_none
# 0 SdranJay("\")";
```

end endprogram

例 7.10 在循环中内嵌 fork...join none 的不良代码的执行过程

- j 语句 0 for (j=0; ...
- 0 产生线程 Swrite(i) [线程 0]
- 1 j++ j=1

186 第7章 线程以及线程间的通信

```
产生线程 Swrite(i) [线程 1]
   1++
   产生线程 Swrite(i) [线程 2]
   1++
3
   ioin none
3
   # 0
   Swrite(i)
                   「线程 0・1=31
   Swrite(1)
                   「线程 1:1=3]
 Swrite(1)
                   (线程 2:1=31
```

\$display()

★∩財研開塞了当前线器,并目把它重新瀏度到当前时間片之后启动。在例7.10中。 时延使得当前线程必须等到所有在 fork...join none 语句中产生的线程执行完以后才 得以运行。这种时延在阻塞线程上很有用处,但你务必小心,因为过分使用会导致竞争和 推以预料的结果。

如例 7.11 所示,应该在 fork...join none 语句中使用自动变量来保存变量的 拷贝.

```
例 7.11 fork...join none 里的自动变量
initial begin
     for (int i=0; i< 3; i++)
          fork
              automatic int k-i;
                                   // 创建索引的拷贝
              Swrite(k):
                                     // 打印拷贝值
        join none
```

fork...join none 接被分割成两个部分。偿初始化的自动(automatic) 变量声明 在 for 循环里的线段中运行。在年龄循环中,k的一个继目被创建并目被设置为 s 的当 前值,然后 fork...join none (Swrite)被调度,包括 k 的拷贝。在循环完成后,#0 阻 塞了当前线程,因此三个线程一起运行,打印出各自拷用值 5. 当线程运行宗基后,在当前 时间片已经没有其他事件残留,这时 SystemVerilog 就会前进到下一个语句执行

Sdisplay. 侧 7.12 追踪了例 7.11 中的代码和变量。自动变量 k 的二个接贝分别称为 k0.k1 和 1/2.

```
倒 7.12
```

# 0\$display; end

```
自动变量代码的执行步骤
  νn
         k2
              语句
٥
              for (j=0; ...
n
              创建 k0,产生线程 Swrite(k) (线程 0)
```

```
创建 k1,产生线程 Swrite(k) [线程 1]
                1++
                创建 k2,产生维料 Swrite(k) 「维释 21
               1< 3
3
   0
               join_none
           2
               # 0
           2
               Swrite(kf) [线股 f]
           2
               Swrite(kl) 「线程 1]
               Swrite(k2) [续程 2]
3 0
           2
               $display()
```

需要注意的是,如果代码是在使用自动存储的程序或模块里.那么声明时可以不使用 关键词 automatic, 如果你遵循了 3.6.1 节中的指引,那就没什么问题了。 你只需要记得 对循环变量进行复制。

列爾外更重进行支頭。 例 7.11 的另一种写法是在 fork...join\_none 外部声明自动变量。例 7.13 适合在带 自动存储的程序内器使用

```
第7.13 fork...join_none 内的自动变量
program automatic bug_free;
initial begin
for (int j=0; j<3; j++) begin
int k=j;
fork
Swrite(k);
join_none
end
end deddinplay;
end
end end endegogram
```

### 7.1.7 等待所有衍生线程

在 System Verilog 中,当程序中的 initial 块全部执行完毕,仿真器就退出了。例 7.14 示范了如何生成多个线程,有些线程运行时间比较长,可以使用 wait fork 语句来 等待所有子线程结束。

```
例 7.14 使用 wait fork 等待所有子线整结束
task run_threads;
... // 创建一些事务
fork
check_trans(tr1); // 产生第一个线程
check_trans(tr2); // 产生第二个线段
```

188 東7章 线程以及线程间的通信

```
check trans(tr3); // 产生第三个线程
   join none
                     // 容成其他的工作
   // 在汶里等待上述线程结束
   wait fork;
endtack
```

# 7.1.8 在线程间共享变量



定义的变量。如果你忘记声明某个变量,SystemVerilog 会到更高层的作 用方面里寻找,首至控到匹配的声明, 如果两部分代码无意间共享了简 一变量,这会导致难以发现的漏洞,而漏洞的原因往往是你忘了最内层的声明。

例如,如果你喜欢使用索引变量;,那么在你的测试平台中一定要注意,避免两个使用 i 的 for 循环线程在同一时间修改变量 i。或者如例 7.15 所示,你可能忘了在类 Buggy 中声明局部变量 ;。如果你的程序块声明了一个全局的 ; 那么这个类就会使用全局变量 来转代你原本期望的局部变量。只要不出现两部分程序同时试图修改井享变量。那么你 可能不会注音到这个问题

```
例 7.15 使用共享程序变量导致的漏洞
program bug;
    class Buggy;
         int data[10]:
         task transmit;
             fork
                  for (i=0: i<10: i++ )
                                          // : 在汶里并没有声明
                  send(data(il):
           join none
       endtask
   endclass
   int i:
                                         // 共享的程序级变量;
   Buggy b;
   event receive:
   initial begin
         b=new():
         for (i=0; i<10; i++)
                                         // i在这里没有声明
         b.data[i]=i:
         b.transmit();
```

endprogram 解決的办法是,在包含所有变量使用的最小底間內声明所有的变量。在例 7.15 中, 对索引变量的声明应该故在 for 循环内部而不是在程序或整个作用域的层级上。更好一 点的做法是,尽可能使用 foreach 语句。

# 7.2 停止线程

endtask

正如你需要在测试平台中创建线程,你也可能需要停止线程。Verilog 中的 disable 语句可以用于停止 System Verilog 中的线線。

#### 7.2.1 停止单个线程

下侧同样是 check\_trans 任务,不过这次使用 fork...join\_any 加上 disable 来 创建对超时的观测。在这个例子里,通过禁止一个概答可以精确独指定需要停止的法。

这个任务以及最好层的 fork...join\_pnom期刊 7.8 - 概 - 用 ,不同的技术程序的 cork...join\_pnu\_Rds f pm 个成员。 一名最后的 kut.3 · Dm - 长春时间的显示,同 个我想并发展行。如果正确的出线她生活得这些中,则 wait 结构完定成。fork...join\_ may 可以找行...Gm tianabi tida yame don igu di bu suga 在 true, corm 可以我们是 线地社设有得明正确信 那么错误容的信息社会被打印出来,join\_my 被执行,而后的 tianabi a kitay but tidag

### 7.2.2 停止多个线程

侧 7.16 使用典型的 Verilog 语句 disable 来停止一个署名块中的所有线程。 SystemVerilog引入 disable fork 语句使你能够停止从当前线程中衍生出来的所有子 线程。



end

需要小心的是,你可能会无意识地停止过多的线程,例如那些从子程 库调用中创建的核程。应该使用 fork...join 把目标代码包围起来以 開創 disable fork 语句的作用范围、例 7.17 在 fork...ioin 中增加 一个begin...end块使得其中的语句变成顺序执行。

下面这节将向你展示如何在不同时刻禁止多个线程。这可能会导致不可预料的行 为,所以当一个线程被中止时,应该小心其可能产生的副作用。你可能更希望把算法设计 成可以对稳定点上的中断实施查询,然后再漏和地让出必要的资源。

下面几个例子使用的仍然是例 7.16 中的 check trans 任务。你可以把这个任务看 成跟执行一个#TIME OUT一样。

```
例 7.17 限制 disable fork 的作用范围
initial begin
     check trans(tr0);
                                   // 线程 0
      // 创建一个线程来限制 disable fork 的作用范围
                                 // 40 M 1
              check trans(trl);
                                    // 线程 2
                                  // 线程 3
                check trans(tr2); // 线程 4
                   市线程 1−4, 单种保留线程 0
               # (TIME OUT/2) disable for
     join
```

代码调用 check trans启动线程 0。接着使用 fork...join 创建线程 1。在线程 1中, check trans任务产生了一个新线程,最里层的 fork...join 也产生了一个线 程,后者通过调用任务又产生了线程 4(图 7.4)。在一个时延之后, disable fork 停止 了线程1及其所有子线程2-4。线程0在带有 disable 的 fork...join 块之外,所以不 受影响,

例 7.18 是例 7.17 的一个更稳健的版本,它使用了带标号的 disable,该标号明确指 定了希望停止的线程 名称。

图 7.4 fork...join 方枢图

#### 例 7.18 使用带标号的 disable 来停止线程

```
With 使用が多り切りはあれる大学工機を

initial begin

Check_trans(tr0); // 线程 1

begin: <u>threads inner</u>

check_trans(tr2); // 线程 2

check_trans(tr2); // 线程 3

end

// 労止機程 2 年 3 - 単独保護機程 0

*(TIME_007/2) disable threads_inner;

psin
```

#### 7.2.3 禁止被名次调用的任条

在例7.19中,任务wait\_for\_time\_out被调用了三次,从而衍生了三个线程。线程 0在#2延时之后禁止了该任务。只要运行这段代码,被可以看到三个线程都启动了,但是 因为线程 0 里的 disable 语句,这些线程量终据没有完成。

# 例 7.19 使用 disable 标号来停止一个任务

```
task will for time out(int id);

if (id=0)
fork

begin
$2;
$3isplay("% % of: disable wait_for_time_out", $time);
disable wait_for_time_out;
end
join_none
```

```
fork : just a little
       begin
             Sdisplay("#% to: % m: % Od entering thread", Stime, id);
             # TIME OUT;
             Sdisplay("@%Ot: % m: %Od done", $time, id);
       end
    join none
endtask
initial begin
                                   // 衍牛线程 0
      wait for time out(0);
      wait for time out(1);
                                   // 衍生线程 1
      wait for time out(2);
                                   // 衍生线程 2
      # (TIME OUT* 2) Sdisplay("8 % Ot: All done", Stime);
```

# 7.3 线程间的通信

end

测试平行中的所有效积据需要同步并交換數額,在最基本的层面上,一个线程等符 另一个,例如环境对象要得完发生器执行定率,多个线程可能会同时访问同一要集,例如 精度计中的总线,不识域程度严密编模在且仅有一个线理影许可的。在基础的层 面上,线程需要被此交換数据,例如从发生器传递给代理的事务对象。所有这些数据交换 积整截的同步被称为线程间向影信(IPC)在"SystemVerllog 中可使用零件,推进和偏衡来 完成。本数则像是所编解决方面的内容。

### 7.4 事 件

Verilog 事件可以实现线程的同步。就像在打电话时一个人等待另一个人的呼叫,在 Verilog 申,一个线程总是要等待一个带。整件符的事件,这个操作符是边沿敏感的。所以 它总是阻塞着,等待事件的变化,其他的线程可以通过一,操作符来触发事件,解张对第一 个线程的阻塞,

SystemVerling 从几个方面对 Verilog 事件做了增强。事件现在成为了同步对象的句 稿,可以传递给于程序。这个特点允许你在对象间共享事件,前不用把事件定义成全局 的。最常见的方式是把事件传递到一个对象的构造器中。

在 Verilog 中,当一个线程在一个事件上发生阻塞的同时,正好另一个线程触发了这个事件,则竞争的可能性使出现了。如果触发线程先于阻塞线程执行,则触发无效、 System Verilog引人,triggered()高数,可用于查询某个事件是否已被触发,包括在当前 时刻,线即可以等特这个高数的结果,而不用在多糖件作用塞。

# 7.4.1 在事件的边沿阻塞

当你运行例 7.20 中的代码时,第一个初始化块启动,触发 el 事件,然后阻塞在另一

### 例 7.21 在一个事件上阻塞以后的输出

80: 1: before trigger

80:1: after trigger

end

# 7.4.2 等待事件的触发

可以使用电平敏感的 wait(el.triggered())来替代边沿敏感的阻塞语句@el.如果事件在当前时间步已经被触发,明不会引起阻塞。否则,会一直等到事件被触发为止。

```
例 7.22 等待事件
evente.i,e2;
initial begin
sidisplay("%%0t: 1: before trigger",%time);
->el;
wait (e2.triggered());
Sdisplay("%%0t: 1: after trigger",%time);
end
initial begin
```

al begin \$display("% % 0t: 2: before trigger", \$time); ->e2; wait (el.triggered());

```
$display("@%Ot: 2: after trigger",$time);
```

end

当你运行例7.22的代码时,第一个初始化块启动,触发e1事件,然后阻塞在另外一个事件上。第二个初始化块启动,触发e2事件,吸帽第一个块,然后阻塞在第一个事件

- 上,从而得到如例 7.23 所示的输出。 例 7.23 等待事件时的输出
  - 00: 1: before trigger
  - 00: 2: before trigger
  - 80: 1: after trigger 80: 2: after trigger

上述几个例子都存在竞争的条件,它们在不同仿真器上的执行结果可能并不完全一 数,此即例7.23 倍韓出是設定当第二个块触发。2后,程序的执行便跳同到了第一个块 上,而下面的假定问样也是合理的,第二个块触发。2后,开始等待e1.挨着打印出一个信 组以后,控制权对间到第一个块上。

#### 7.4.3 在循环中使用事件

你可以使用事件来写现两个线程的同步,但是各必小心。



了一个电平敏感的阻塞语句来等待一个事务准备好。

```
例 7.24 等待事件导致零时起循环
forever begin
// 这是一个零时延循环!
wait(handshake.triggered());
$display("Received next event");
process_in_zero_time();
end
```

正如你学过应该把时延放到 always 块内一样,需要把时延放到一个事件处理循环当中去。例 7.25 中边沿敏感的时延语句在每次事件触发时都会执行并且只执行一次。

```
例 7.25 等待事件的边指
forever begin
// 这里是他了李时疑循环!
@ handshake;
Sdisplay("Received next event");
process in zero time();
```

end

如果需要在同一时刻发送多个通告、那就不应该使用事件,而应该使用其他内嵌排队 机制的线器通信(IPC)方法、加旗语和信箱,议也是本章后续要讨论的内容。

### 7 4 4 传递惠件

如前所述,SystemVerilog 中的事件可以像参数一样传递给子程序。在例 7.26 中,一个事件被准条处理是用事作为其推行空路的标识信号。

```
例 7,26 把事件传递给构造器
class Generator;
     event done:
                                       // 从测试平台中传来事件
     function new (event done);
          this.done=done:
    endfunction
    task run():
         fork
             begin
                                      // 创建事务
                                     // 告知测试程序任务已完成
                  ->done:
            end
       join none
    endtask
endclass
program automatic test;
    event gen done;
    Generator gen:
    initial begin
          gen=new(gen done);
                                 // 测试程序定例化
                                  // 运行事务处理器
          gen.run():
          wait(gen done.triggered()); // 等待任务结束
```

# end endprogram 7.4.5 等待名个事件

在例7.26中,只有单个发生器释放出单个事件。但如果你的测试环境类必须等待 多个干线程的完成,比如有 N 个发生器呢。最容易的办法是使用 wait fork 来等待所 有于线程结束,同题在于,这样也要等待所看事处理遇,驱动器以及在测试下操中桁 生出来的其他线型,因此你需要有好的选择性,上处同时,你还题用非年失期与交 196 第7章 线程以及线程间的通信

#### 线型和子线型

可以在父线程中使用 for 循环来等待每个事件,但那样仅适用于所有线程按顺序完成的情况,即线程0 在线程1之前完成,线程1 在线程2 之前完成,依此类推,如果线程不按顺序完成,那么依可能需要一直等将某个实际上已经在数个周期前截至的事件。

对此,解决的办法是创建一个新线程并从中衍生子线程,然后保证每个线程阻塞在每个发生器的一个事件上,如例 7.27 所示,这样你就具有了更好的选择性,也就能使用wait fork 7.

```
例 7.27 使用 wait fork 等待多个线程
event done [N GENERATORS];
initial begin
     foreach (gen[i]) begin
          gen[i]=new();
                             // 创建 N 个发生器
         gen[il.run(done[il):
                               // 使它们开始运行
    end
    // 通讨等待每个事件来等待所有发生器空成
    foreach (gen[i])
         fork
             automatic int k=i;
             wait (done[k].triggered());
        join none
    wait forks
                              // 等待所有触发事件完成
end
```

另一种解决问题的办法是记录下已触发事件的数目,如例7.28 所示。

```
例 7.28 通过对触发事件进行计数来等待多个线程
event done [N GENERATORS]:
int done count;
initial begin
     foreach (gen[i]) begin
          gen[i]=new();
                             // 例建 N 个发生器
          gen[il.run(done[il):
                                 // 使它们开始运行
    end
    // 等待所有发生器完成
    foreach (gen[i])
         fork
             automatic int kuis
             begin
                  wait (done[k].triggered());
                  done count++;
```

```
end
join_none
wait (done_count==N_GENERATORS); // 等待触发
end
```

这样做使复杂度稍微降低了一点。为什么不摆脱掉所有的事件而仅对运行着的发生 器进行计数呢?这个计数值可以是 Generator 类中的一个静态变量。注意线程的大部 分操作代码已经被单个 Walt 结构所替代。

例 7.29 中的最后一个块使用类作用域分辨操作符::来等待计数完成。你可能已经使用过诺如 gen [0] 这样的何報。但那样确实账上不够直接。

```
例 7.29 使用线型计数束等符名个线型
class Generator:
     static int thread count=0;
     task run();
         thread_count++;
                        // 启动另一个线程
         fork
             begin
             // 这里省略实际工作的代码
             // 当工作完成时,对线程数目减计数
             thread count -- ;
             end
        join none
    endtask
endclass
Generator den[N GENERATORS]:
initial begin
     // 创建 N 个发生器
     foreach (gen[i])
        gen[i]=new();
     // 启动它们运行
     foreach (gen[i])
        gen[i].run();
     // 等待所有发生器完成
     wait (Generator::thread count==0);
```

# 7.5 旗 语

使用旗语可以实现对同一资源的访问控制。想象一下你和你爱人共享一辆汽车的情

形。显然,每次只能有一个人可以开车,为应对这种情况,你们可以约定维持有钥匙维开 车。当你用完车以后,你会让出车子以便好方使用。车钥匙就是旗语,它确保了几有一个 人可以使用汽车。在操作系统的术语里,这就是大家所熟知的"互斥访问",所以旗语可被 模为一个互斥体,用于实规划同一资源的访问控制。

当测试平台中存在一个资源、如一条总线、对应着多个请求方、而实际物理设计中又 只允许单一驱动时,便可使用旗语。在 System Verilog 中,一个线程如果请求"钥匙"而得 不到,则令一有国家。多个国家的股份会以告诉告出(FIFO)的方式并行踪。

# 7.5.1 旗语的操作

endprogram

```
例 7.30 用旗语实现对硬件资源的访问控制
```

```
program automatic test (bus ifc. TB bus);
                            // 例建一个旅语
    semaphore sem:
    initial begin
                          // 分配 1 个钥匙
             sequencer();
                             // 产生两个总线事务线程
             sequencer();
        ioin
end
task sequencer;
    repeat (Surandom%10)
                           // 豬机等待 0-9 个周期
        8 bus.chr
   sendTrans():
                            // 执行总线惠务
endtask
task sendTrans;
    sem.get(1):
                            // 获取总线钥匙
    Abus ch.
                           // 把信号驱动到总线 F
    bus.ch.addr < st.addr:
    sem.put(1);
                            // 处理完成时把钥匙返回
    endtask
```

### 7.5.2 带名个钥匙的旗语

使用激语时有两个地方需要小心。第一,你返回的钥匙可以比你取出来的多。你可能会发展间有那把别匙而求床上只有一辆汽车。第二,请你的被起野市需要获取起运 多个侧跟时,各心理。我便从第一工船里。有一位根本两个面接重。这些加工 个线程已没。它只请求一把。那么会有什么样的结果呢?在 System Verilog 中,第二个请 求 get ()。合情們地推到第一个請求 get (2) 的質質,先进先出的规则在这里会被影響, 解释。

如果有多个大小不同的请求混在一起,你可以自己编写一个类。这样你对于谁取得 依先权会比较诺整。

### 7.6 信 箱

如何在两个线程之间传递信息呢;考虑发生器需要创建银多事务并传递给驱动器的 前条。你可能会认为仅仅使用发生器或能去测用服动器中的任务便可以了。但跟账这样 低。发生器需要加到送船或器件的层状化路化。这合牌低代的的可用性。此外、 标代码风贴还会进度发生整与驱动器以同一递率运行。在一个发生器需要控制多个驱动 器的情况下令引发用则问题。



把发生器和驱动器想象求具各自治能力的事务处理器对象,它们通过 信逝交换数据。每个对象从它的上游对案中得到事务(如果对象本身是发 生器,同创建事务),进行一些处理,然后把它们代递给下游对象。这里的 信逝必须允许驱动器和按收器并多接作,依可能倾向于仅仅使用一个共

率的最组或队列,但这样一来编写实现线程同的读写和阻塞的代码却会很困难。 解决的办法是使用 System Verilog 中的信箱。从硬件角度出发,对信箱的最简单的理

起语和的语相里放入数值时, 会友生能暴且 到信箱里的数据被移走。同样地, 如果收缩 线程试图从一个空<u>信箱里移走数据, 它</u>也会

线程试图从一个空信箱里移走数据,它也会 被阻塞直到有数据放入信箱里。图7.5 所示为一个连接了发生器和驱动器的信箱。

信箱是一种对象、必須调用 new 函數来进行实例化。例化时有一个可逸的参数 size,用以限制信箱中的条目。如果 size 是 0 或者没有指定,则信箱是无限大的,可以容 给任金 son 8 = 1

使用 put 任务可以把數据放入信箱里,而使用 get 任务则可以移除数据。如果信箱 为溝,例 put 会阻害;而如果信箱为空,则 get 会阻塞。peek 任务可以获取对信箱里数据 的拷贝而不移除它。



这里说的数据可以是单个的值。例如一个整数,或者是任意宽度的 logic,可以在信箱中放入句明,但不能是对象, 缺省情况下,信箱没有 类型,所以允许在其中放入任何混合类型的数据。但不要这样做! 务必在 一个位据罗只当一种老奶的希腊。



一个典型的漏洞是在循环外面构造一个对象,然后使用循环对对象 进行随机化并把它们放到信箱里。因为实际上只有一个对象,它被一次 又一次地随机化。图7.6 显示了所有指向同一个对象的句柄。信箱里保

存的只是勾柄而非对象。所以你最终得到的是一个含有多个句柄的信箱,所有句柄都指向同一个对象。从信箱里获取句柄的代码实际上只能见到最后一组随机值。




图 7.6 一个信箱带有多个指向同一对象的句柄

```
例 7.31 只创建一个对象的不良发生器
```

task generator\_bad(int n,mailbox mbx);
Transaction t;

t=new(); // 只创建一个事务 repeat (n) begin assert(<u>t</u>.randomize(<u>)</u>); // 对变最进行随机化

Sdisplay("GEN: Sending addr=%h",t.addr);
mbx.put(t); // 把事务发送给驱动器

endtask 解决的办法如例 7.32 所示,就是确保每个循环都含有构造对象、把对象随机化并放 人信箱这样三个完整的步骤, 这个漏洞特别常见,所以 5.14.3 节中也有据及。

# 例 7.32 创建多个对象的良性发生器

task generator good(int n, mailbox mbx);

Transaction t;

repeat (n) begin t=new(); // 创建一个新的事务 assert(t.randomize()); // 对变量进行随机化 Sdisplay("GEN: Sending addr=% h",t.addr);

mbx.put(t); // 把事务发送给驱动器

endtask

结果如图 7.7 所示,每个句柄都指向了不同的对象。这种类型的发生器被称为"蓝图 模式", 络在8.2节中描述。




图 7.7 一个信箱带有多个指向不同对象的句柄

例 7.33 所示范的驱动器,正在等待来自发生器的事务。

```
例 7.33 接货业自信箱的惠务的自牲驱动器
task driver (mailbox mbx):
   Transaction to
    forever begin
                           // 获取来自信箱的事务
        Sdisplay("DRV: Received addr=% h",t,addr);
        // 驱动事务到待测设计中
   end
```

endtask

如果你不希望代码在访问信箱时出现阻塞。可以使用\_try\_get()和 try\_peek()函 数。如果函数执行成功,它们会返回一个非零值,否则返回 0。这比使用 num 函数可靠--些,因为在你对信箱实施测量直到下一次访问信箱的这段时间里,信箱中各目的数量可能 会发生变化。

# 7.6.1 测试平台里的信箱

class Generator:

例 7.34~7.36 示范了一个发生器(generator)和一个驱动器(driver)使用信箱和顶层 程序实现数据交换的过程。注意高个举需要在程序块内定义,以便它们可以看到总线核 口的宝女。

```
例 7.34 使用信箱宝理对象的交换:Generator 季
```

```
Transaction tra
mailbox mbx:
function new(mailbox mbx):
    this.mbx=mbx;
endfunction
task run(int count);
```

```
repeat (count) begin
              tr=new();
              assert(tr.randomize);
                                    // 労送事务
              mbx.put(tr);
     endtask
endclass
例 7.35 示范了匹配的驱动器类。
例 7.35 使用信箱宅理对象的交换:Driver类
class Driver;
     Transaction tra
     mailhox mbx:
     function new(mailbox mbx);
         thin.mbx=mbx:
     endfunction
     task run(int count);
         repeat (count) begin
                                  // 提取下一个事务
              mbx.get(tr);
              @ (posedge bus.cb.ack);
              bus.ch.kind <=tr.kind:
         end
     endtask
endclass
例 7.36 使用信箱实理对象的交换:程序块
program automatic mailbox example (bus if.TB bus, ...);
  'include "transaction.sv"
  'include "generator.sv"
  'include "driver.sv"
                                  连接发生器(gen)和驱动器(drv)的信箱
    mailbox mbx:
    Generator gen:
     Driver drv;
     int count;
    initial begin
          count=$urandom range (50);
```

# endprogram 7.6.2 定容信箱

執客情况下。伯籍类似于容量不限的 FIFO──在消费方取走物品之前生产方可以向 伯籍里放入任意数量的物品。但是。你可能希望在消费方处理完物品之前让生产方阻塞 作、以便律两个整理步骤一致。

在构造信頼时可以指定一个最大容量。映省容量是 0,表示信頼容量不限。任何大于 0 的容量便可创建一个"定容信箱"。如果你试图往信箱里放人多于设定容量的物品。则 put 会服赛,直到你从每箱里搬走物品腾出空间。

```
例 7.37 定容信箱
```

```
'timescale lns/lns
program automatic bounded;
    mailbox mbx:
    initial begin
          mbx=new(1);
                                // 容量为1
          fork
              // 生产方线程
               for (int i=1; i<4; i++ ) begin
                   $display("Producer: before put(%0d)".i):
                   mbx.put(i);
                   $display("Producer: after put(%0d)".i):
             end
             // 消费方线程
             repeat (4) begin
                  int i:
                  # lns mbx.get(j);
                  Sdisplay ("Consumer: after get (%0d)".1):
             end
        join
```

```
end
endprogram
```

例 7.37 创建了一个只能存放单条信息的具有最小容量的信箱。生产方(producer)线程试图元条信息 態數 放 人信衛里,而消费方(consumer)线程测衡便地每1 nn 提取一个信息。如例 7.38 房示,第一个 put 执行成功后,生产方线程试图执行 put (2) 但 額國 8.3 海费力缓解维定时候顺信,从信衛里取走信息,1,这之后生产方才能把信息 2 放进信衛,1

#### 例 7.38 定容信箱的输出

```
Producer: before put(1)
Producer: after put(1)
Producer: before put(2)
Consumer: after get(1)
Producer: after put(2)
Producer: before put(3)
Consumer: after get(2)
Producer: after get(2)
```

Consumer: after get (3)

定容信箱在两个线程之间扮演了一个缓冲器的角色。从中你可以看到在消费方读取 当前数值之前, 生产方是如何生成下一个数值的。

#### 7.6.3 在异步线程间使用信箱通信



在很多种情况下,由信相连接的两个线程运行时应该是步调一致的, 这样生产方才不至于跑到消费方的前头。这种方法的好处在于,它能使生成激励的零个链条运行时步调一张。最高层的发生避需事等到低层数据

5一个事务发出以后才能结束。这样测试平白便能够精确地知道所有激 精都发送出去的时间,另一种情况是,发生漏跑到驱动器的新面去了,所作正板使集发生 都功治能覆盖单信息,这时即使测试提早结束,你可能还是能记录到一些被测试过的数 据,所以价值虽然可以减少运用婚的连转,但是依还差需要确使用婚则步。

如果你想让生产方和消费方面个线程步调一致,那就需要顺外的髁手信号。在例 7.39 中,生产方和消费方是两个类,使用信箱交换整数,但两者之间没有明显的同步信号。 结果如何,7.09 斤。生产方运行首则结束,消费力都形形在自动。

#### 例 7.39 没有同步信号的生产方和消费方

```
program automatic unsynchronized;
  mailbox mbx;
  class Producer;
  task run();
      for (int i=1; i<4; i++ ) begin</pre>
```

\$display("Producer: before put(%0d)",i);

```
mbx.put(i);
           and
      endtask
   endclass
   class Consumer;
         task run();
             int i;
             repeat (3) begin
                  mbx.get(i);
                                      //从 mbx 中提取整数
                  $display("Consumer: after get(%0d)",i);
        and
     endtask
   endclass
   Producer p;
   Consumer ca
   initial begin
         // 构建信箱、生产方和消费方
         mbx=new():
                          // 容量不限
         p=new();
         c=new();
         // 并发运行生产方和消费方
         fork
             p.run();
             c.run():
        join
   end
endprogram
```

例 7.39 中没有同步信号,导致在消费方还没有开始取散的时候生产方就已经把三个整数都放到信箱里了。这是因为线程在没有碰到阻塞语句之前会一直运行。而生产方恰好及希碰到阻塞语句。消费力线处现现在第一次调用 mbx.get 时效被阻塞了。

#### 例 7.40 没有同步信号的生产方和消费方的输出

Producer: before put(1)
Producer: before put(2)
Producer: before put(3)
Consumer: after get(1)

```
206 # / # SECURSEANAS
```

Consumer: after get (2) Consumer: after get (3)

这个例子有一个竞争条件,所以在某些仿真器上可能会出现消费方提早激活的情况。 但是运行的结果还是一样,因为信箱里的数值是由生产方决定的,不会因为消费方提早看 到而有所不同。

#### 7.6.4 使用定容信箱和探视(peek)来实现线程的同步

在一个同步的侧试平台中,生产方和消费方在操作上的步调是一致的。这样,通过等 待线程便可知道输入激励什么时候完成。如果双方线程在操作上不同步,那就需要增加 额外的代码来检测最后的事务是什么时候加到待测设计上去的。

为了使两个线程同步,生产方创建一个事务并把它放到信箱里,然后开始阻塞直到事 务被消费方处理掉。事务处理完成的标志是事务最终被消费方从信箱里移出,商非事务 输和收拾编组。

例7.41 显示了使用定容信仰多度用个数型同步的方法。消费方使用一个内域的信 前方位。pect () 海根敷侧 有型的 电影响 不再移动。1 消费力 及用壳型 数型 5 侧 get () 每由敷凿,这就使得生产方可以生成一个新的敷凿,如果消费方使用 get () 替代 peck () 再治动相外。那么事务会被义则移出信箱。这样生产方可能会在消费方定或事务的 处理之前生废的物数例。

```
例 7.41 使用定容信箱实现同步的生产方和消费方
program automatic synch peek;
// 使用 7,39 中的生产方
    mailbox mbx;
    class Consumer:
         task run();
             int i:
             repeat (3) begin
                 mbx.peek(i):
                                      // 模模 mbx 里的整數
                 Sdisplay ("Consumer: after get (%0d)",i);
                                      endtask
 endclass:Consumer
 Producer p;
 Cosumer ca
 initial begin
       // 侧建信箱、生产方和消费方
      mbx=new(1):
                             // 定容信箱--容量限定为 1!
```

```
p=new();
       c=new();
       // 使生产方和消费方并发运行
       fork
           p.run();
           c.run();
     join
 end
endprogram
```

#### 例 7.42 使用了定容信箱的生产方和消费方的输出

gas ( Marchaelann - Carletta ( Marchaelann an Arthaelann an Arthaelann an Arthaelann an Arthaelann an Arthaelan


```
Producer: before put (1)
Producer: before put (2)
Consumer: after get (1)
Consumer: after get (2)
Producer: before put (3)
Consumer: after get (3)
```

可以看到,生产方和消费方步调是一致的,但是生产方仍然比消费方提前一个事务的 时间。这是因为,容量为1的定容信箱只有在你试图对第二个事务进行 put 操作时才会发 牛阳寒.

#### 使用信箱和事件来实现线程的同步 7.6.5

你可能希望让两个线程使用握手信号,以使生产方不要超前干消费方, 既然消费方 以阻塞的方式等待生产方使用信箱,那么生产方也可以以阻塞的方式来等待消费方完成 对信箱条目的处理。这可以通讨在生产方增加阻塞语句如事件、旗语或第二个信箱来 牢现.

例 7.43 在生产方把数据放入信箱后使用事件来阻塞它。消费方则在处理完数据后 再触发事件。



如果在循环中使用 wait (handshake.triggered()),务必确保在 下次等待之前时间得以向前推进,如前面的 7.4.3 节所示。这个 wait

时间段里。例 7.43 使用访沿雏感的阻塞语句@ handshake 夹棒代电平触发,可以确保 生产方在发送完数据后便停止。虽然边沿敏感语句可以在一个时间段内多次有效,但如 果碰到触发和阻塞同时发生的情况,则可能会出现次序上的问题。

#### 例 7.43 使用事件实现同步的生产方和消费方

```
program automatic mbx evt;
mailbox mbx; event handshake;
    class Producer;
        task run:
```

```
for (int i=1; i<4; i++ ) begin
                 $display("Producer: before put(%0d)",i);
                mbx.put(i);
                 @ handshake:
                 $display("Producer: after put(%0d)",i);
          end
   endtask
endclass
// 下续例 7.44
例 7.44 用事件实现同步的生产方和消费方,接上例
class Consumer:
     task run:
          int i:
          repeat (3) begin
              mbx.get(i);
               $display("Consumer: after get(%0d)",i);
               ->handshake;
     end
 endtask
endclass:Consumer
Producer p;
Cosumer c;
initial begin
 mbx=new();
     p=new();
     c=new();
     // 使牛产方和消费方并发运行
     fork
         p.run();
         c.run();
     join
 end
endprogram
执行结果如例 7.45 所示,在消费方触发事件之前,生产方不会再往前执行。
```

#### 例 7.45 使用事件实现同步的生产方和消费方的输出

Producer: before put (1)

```
Consumer: after get(1)
Producer: after put(1)
Producer: before put(2)
Consumer: after get(2)
Producer: after put(2)
Producer: before put(3)
Consumer: after get(3)
Producer: after put(3)
```

可以看到,生产方和消费方运行时成功地取得了同步,因为在旧的数值被消费方读走 之前,生产方不会再产生新值了。

#### 7.6.6 使用两个信箱来实现线程的同步

对两个线程进行同步的另一种方式是再使用一个信箱把消费方的完成信息发回给生产方,如例7.46 所示。

```
例 7.46 使用信箱实现同步的生产方和消费方
```

```
program automatic mbx mbx2;
    mailbox mbx, rtn;
    class Producer:
          task run();
          int k:
          for (int i=1; i<4; i++) begin
               $display("Producer: before put(%0d)",i);
               mbx.put(i);
               rtn.get(k);
               $display("Producer: after get(% 0d)",k);
         end
    endtask
endclass
class Consumer:
     task run():
           int i;
          repeat (3) begin
           $display("Consumer: before get");
          mbx.get(i);
           $display("Consumer: after get(% 0d)".i);
           rtn.put(-i):
      end
```

```
endtask
endclass:Consumer
Producer p;
Cosumer c:
initial begin
  mbx=new();
  rtn=new();
      p=new();
      c=new();
      // 使生产方和消费方并发运行
      fork
          p.run();
          c.run();
      ioin
  end
endprogram
```

返回到 rtn 信箱中的信息仅仅是原始整数的一个相反值。当然你可以使用任意值,但 是这个相反值可以对原始值实施校验,便于调试。

例 7.47 使用信箱实现同步的生产方和消费方的输出

```
Producer: before put(1)
Consumer: before get
Consumer: after get(1)
Consumer: before get
Producer: after get(-1)
Producer: before put(2)
Consumer: after get(2)
Consumer: before get
Producer: after get(-2)
Producer: before put(3)
Consumer: after get(3)
Producer: after get(-3)
```

从例 7,47 可以看出,生产方和消费方运行时成功地取得了一致。

# 7.6.7 其他的同步技术

通过变量或旗语来阻塞线程也同样可以实现握手。事件是最简单的结构,其次是通过变量阻塞。旗语相当于第二个信箱,但没有信息交换。SystemVerilog 的定容信箱用起

来比其他的技术稍差,原因是无法在生产方放入第一个事务的时候让它阻塞。例 7.42 所 示的生产方一直比消费方提前一个事务的时间。

# 构筑带线程并可实现线程间通信的测试程序

在 1.10 节中已经介绍了分层测试平台。图 7.8 显示了各个不同部分之间的关系。 在懂得使用线程以及线程间通信(IPC)之后。你就可以构造出带事务处理器的基本测试平 台了。

# 7.7.1 基本的事务处理器

例 7.48 所示为一个处于发生器和驱动器之间的代理。




图 7.8 分层的环境测试平台

# 例 7.48 基本的事务处理器

end

mailbox gen2agt,agt2drv;

class Agent;

```
Transaction tr:
 function new(mailbox gen2agt,agt2drv);
     this.gen2agt=gen2agt;
     this.agt2drv=agt2drv;
endfunction
task run();
    forever begin
    gen2agt.get(tr);
                         // 从上游的模块中获取事务
                        // 进行一些处理
    agt2drv.put(tr);
                         // 把事务发送给下游模块
```

```
endtask
task wrap_up(); // 暂时为空
endtask
```

## 7.7.2 配置类

配置类允许你在每次仿真时对系统的配置进行随机化。例 7.49 所示的配置类只包 含一个亦量和一个基本的约束。

```
例 7.49 配置类
```

# 7.7.3 环境类

在图 7.8 所示虚线框中的环境类,包含了发生器、代理、驱动器、监视器、检验器、记分板,以及它们之间的配置对象和信赖。 例 7.50 所示为一个基本的环境类。

#### 例 7.50 环境类

```
class Environment;

Generator gen;
Agent agt;
Driver drv;
Monitor mon;
Checker chk;
Scoreboard scb;
Config cfg;
mailbox gen2agt,agt2drv,mon2chk;

extern function new();
extern function void gen_cfg();
extern function void build();
extern task run();
extern task wrap_up();
endclass
```

```
7.7 构筑带线程并可实现线程间通信的测试程序 213
   function Environment::new();
      cfa=new();
   endfunction
   function void Environment::gen cfg;
      assert(cfq.randomize);
   endfunction
  function void Environment::build();
       // 初始化信箱
       gen2agt=new();
       agt2drv=new();
       mon2chk=new();
       // 初始化事务处理器
       gen=new(gen2agt);
       agt=new(gen2agt,agt2drv);
       drv=new(agt2drv);
       mon=new(mon2chk);
       chk=new(mon2chk);
       scb=new();
   endfunction
  task Environment::run();
       fork
            gen.run(cfg.run for n trans);
            agt.run();
            drv.run();
            mon.run();
            chk.run();
            scb.run(cfg.run for n trans);
      join
   endtask
  task Environment::wrap up();
       fork
           gen.wrap_up();
           agt.wrap up();
           drv.wrap_up();
           mon.wrap_up();
```

```
chk.wrap_up();
    scb.wrap_up();
    join
endtask
```

第8章将就如何构建这些类给出更多的细节。

# 7.7.4 测试程序

例 7.51 所示为主要的测试代码,它被放到一个程序块中。

#### 例 7.51 基本的测试程序

```
program automatic test;
   Environment env;
   initial begin
        env=new();
        env.gen_cfg();
        env.build();
        env.run();
        env.wrap_up();
end
```

# endprogram 7.8 结束语

你的设计可以用很多并发运行的独立块来建模,所以测试平台也必须能够产生很多激励流并检验并发线程的反应。所有这些都被组织在一个层次化的测试平台中,并在顶层环境里得到统一。SystemVerilog 在标准的 fork...join\_2外,引入了诸如 fork...join\_none 和 fork...join\_any 这些用于动态创建线程的功能强大的结构, 线程间可以使用事件,旗语,信箱,以及经典的@事件控制和 wait 语句来实现通信和同步。最后, disable 命令可以用来中止线距。

这些线程和相关的控制结构对 (VOP(面向对象编程)的动态特性形成了很好的补充。 由于对象可以被创建和删除,所以它们可以运行在独立的线程里,这使得你能够构筑强大 而灵活的测试平台环境。

all poe

# 面向对象编程的高级技巧指南

怎样才能为总线事务创建一个可以注入错误并带有可变延时的复杂的类呢? 第一种方法是格所有东西放入一个大的、不分层的类中。这种方法创建起来很简单,理解起来也很容易(所有的代码都在同一个类中),但是开发和调试起来可能会很费时。而且,这样一个大类的维护是一个很大的负担,因为每一个想要创建一个基于这个类的新事务行为的人都必须去编辑同一个文件。就像不会只使用一个模块来创建一个复杂的 RTL设计一样,你应当称类分解成更小的可重用的块。

另一个办法就是合成(composition)。学习了第5章后,你已经知道如何在一个类中例化另一种类型的类。就像在一个模块中例化另一个模块一样,通过这样就可以搭建一个层次化的测试平台。可以自上而下或者自下而上来编写和调试你的类,寻找合乎自然的划分以定定哪些变量和方法封装在哪个类中。一个像素可以划分为色彩和坐标两部分;一个数据包可以分为包头和有效载荷两部分;一条指令可以拆分为操作码和操作数两部分。关于划分的指导可以参见第8.4 小节。

有时候很难将功能划分成独立的部分。举一个带有错误注入的总线事务为例。当你编写事务的原始类的时候,可能不会考虑到所有可能的出错情况。在理想情况下,你会为一个正确的事务创建一个类,然后增加不同的错误注入。如果事务包括了数据城和由此产生的用于错误检查的 CRC 域,那么 CRC 错误就是一种错误注入。如果使用合成,你就需要为正确的事务和错误的事务分别创建不同的类。使用了正确类的对象的测试平合代例就必须重写以处理新的错误类的对象。其实你所需要的是一种跟原始类很相像的新类,它增加了一些新的变量和方法。继承就可以达到这种效果。

继承允许从一个现存的类得到一个新的类并共享其变量和子程序。原始类被称为基 类或者超类,而新类因为它扩展了基类的功能,被称为扩展类。维承通过增加新的特性提 供了可重用性,并且不需要修改基类,例如对现有的类增加错误注人功能。

〇〇P 真正强大的地方在于它使你能够继承现有类。例如一个事务类,并且可以通过替 换其子程序有选择性地改变其部分行为,但是却不够改基础结构。通过周密的事先计划, 可以创建一个足够强健的测试平台来发送基本的事务,同时也能够满足测试需要的任何 扩展需求。

# 8.1 继承简介

图 8.1 给出了一个简单的测试平台。一个发生器创建了一个事务,随机化其值,然后

格其发送到驱动器。此处省略了测试平台的其他部分。



CONTRACTOR CONTRACTOR

图 8.1 简化的分层测试平台

# 811 重冬其米

事务基类含有一些变量和子程序,变量包括源地址、目的地址、八个数据字和校验错 误用的 CRC 变量,子程序包括用于显示内容和计算 CRC 的子程序。calc crc 函数被标 记为 virtual,这样就可以在需要的时候重新定义,见下一小节给出的例子。虚拟子程序 将在本章的后续部分中进行详细解释。

```
例 8.1 事务(Transaction)基类
```

```
class Transaction;
   rand bit[31:0]src,dst,data[8]; //随机变量
   bit[31:0]crc;
                                 //计算得到的 CRC 值
   virtual function void calc crc;
       crc=src^dst^data.xor:
   endfunction
   virtual function void display(input string prefix="");
   $display("%sTr:src=%h,dst=%h,crc=%h",
            prefix, src, dst, crc);
   endfunction
endclass
图 8.2 包含了一个类的变量和子程序。
```




图 8.2 事务基类框图

### 8.1.2 Transaction 类的扩展

假设有一个测试平台可以通过 DUT 发送正确的事务,但是现在需要注入错误。你可以对现有的事务类扩展以得到一个新的类。根据第1章的方针,你希望对现有的测试平台代码做的修改越少越好。那么,怎样才能重用现有的 Transaction类呢?通过声明新的类 BasTr 作为当前类的扩展就可以做到,Transaction类称为基类,而 BadTr 类称为 扩展类(图 8.3).




图 8.3 扩展的 Transaction 类的框图

```
例8.2 扩展的 Transaction类
class BadTr extends Transaction;
rand bit bad_crc;
```

```
virtual function void calc_crc;
super.calc_crc(); // 计算正确的 CRC
if (bad_crc) crc=~crc; // 产生错误的 CRC 位
endfunction
```

注意在例 8.2 中, 受量 crc 的使用没有用到分层标识符。BadTr 类可以直接访问 Transaction 原始类和其本身的所有变量,例如 bad\_crc, 扩展类中的 calc\_crc 函数。你可以调用上一层类的成员,但是 级过使用 super 前级调用基类中的 calc\_crc 函数。你可以调用上一层类的成员,但是 SystemVerliog 不允许用类似 super.super.new 的方式进行多层调用。因为这种调用风 **松晓越了不同的旱水**, 也晓越了不同的边界, 自然也违反了封装的规则。



应该将类中的子程序定义成虚拟的,这样它们被可以在扩展类中重定义。这一点适用于所有的任务和函数,除了 new 函数。因为 new 函数在对 索创建时调用,所以无法扩展。SystemVerilog 始终基于句柄类型来调用 new 函数。

## 8.1.3 更多的 OOP 术语

先回顾一下常用的术语。如第5章所述、OOP中类的变量称为属性(property),而任 务或者函数称为方法(method)。当你扩展一个类的时候,原始类(例如 Transaction)被 称为父类或者超类。扩展类(badTr)叫做派生类或者子类。基类是不从任何其他类派生 得到的类。子程序的原型(prototype)是指明了多数列表和返回类型(如果存在)的第一 行。当把子程序体移到类外的时候需要用到原型,在描述子程序如何跟其他子程序通信 的时候也需要用到原列。具体可象型、5.11小节。

### 8.1.4 扩展类的构造函数

当你启动扩展类的时候,你需要牢记一条关于构造函数(new 函数)的规则,如果你的基类构造函数有参数,那么扩展类必须有一个构造函数而且必须在其构造函数的第一 行调用基类的构造函数。

```
例 8.3 扩展类中带有参数的构造函数
```

```
class Basel;
int var;
function new(input int var); //带有参数的构造函数
this.var=var;
endfunction
endclass

class Extended extends Basel;
function new(input int var); //需要参数
```

```
function new (input int var); //需要多数
Super.new(var); //必须是 new 函数的第一行
// 构造函数的其他行为
```

endclass

endfunction

### 8.1.5 驱动类

下面的驱动类从发生器接收事务信息,然后将它们输送给 DUT。

#### 例 8.4 驱动类

class Driver;

```
CONTRACTOR 
                                             mailbox gen2dry:
                                           function new(input mailbox gen2drv);
                                                                      this.gen2drv=gen2drv;
                                             endfunction
                                           task main;
                                                                    Transaction tr:
                                                                                                                                                                                                                                 // 指向一个 Transaction 对象
                                                                                                                                                                                                                                    // 或者是由 Transaction 派生而得到的类
                                                                      forever begin
                                                                                                                                                                                                                                    // 从发生器获得 transaction
                                                                                  gen2drv.get(tr);
                                                                                  tr.calc crc();
                                                                                                                                                                                                                                    // 处理 transation
                                                                                  @ifc.cb.src=tr.src:
                                                                                                                                                                                                                                  // 发送 transaction
                                                                      end
                                             endtask
```

这个类仿真含有 Transaction 对象的 DUT。OOP 的规则指出,指向基类(Transaction)的句板也可以用来指向派生类(BadTr)的对象。因为句板 tr可以引用变量 src. dst,crc,data以及函数 cala crc。所以你可以不做任何修改就可以将 BadTr 对象送 人驱动器。

参见第 10 章和第 11 章中关于具有高级特性的全功能驱动器的例子,例如虚拟接口 和回调函数等。

当驱动器调用 tr.calc crc 的时候,哪一个将会被调用呢? 是 Transaction 中的 函数还是 BadTr 中的函数? 因为 calc crc 在例 8.1 和 8.2 中被声明为一个虚拟方法, System Verilog 会查看存储在 tr 中的对象类型,并以此来洗取适当的方法。如果对象是 Transaction类型的,那么 System Verilog 调用 Transaction::calc crc. 如果它是 BadTr 类型的,那么 SystemVerilog 调用 BadTr::calc crc。

#### 简单的发生器类 8. 1. 6

endclass

测试平台的发生器创建一个随机的事务,然后将其放入邮箱传递给驱动器。下面的 例子演示了如何根据迄今为止你已经学到的知识创建一个类。值得一提的县议个例子在 循环内部而非外部构建事务的对象,从而避免了一种常见的测试平台错误。这种错误在 介绍邮箱(mailbox)的 7.6 节中有更加详细的讨论。

#### 例 8.5 发生器类

```
// 使用 Transaction 对象的发生器类
// 第一个尝试...只有有限的功能
class Generator:
```

```
mailbox gen2dry;
Transaction tr:
function new(input mailbox gen2drv);
                                  // this->类一级变量
   this.gen2drv=gen2drv;
endfunction
task run:
   forever begin
       tr=new();
                                  // 创建事务
       assert(tr.randomize);
                                  // 随机化
                                  // 送人驱动器
       gen2drv.put(tr);
   end
endtask
```

endclass

该发生器存在一个问题。任务 run 构建了一个事务并立即随机化其值。这意味着该 事务使用了默认的所有约束。只有一种方法可以改变这种情况。这就是修改 Transaction 类。但是这眼本书所讲的验证准则背道而驰。更糟糕的是,发生器仅使用了 Transaction 对象——因此无法使用扩展对象,例如 BadTr。解决该问题的办法是将 tr 的创 建和初始化分开,如 8.2 节所示。

当你建立用于诸如网络和总线传输中面向数据的类时,你可能会发现它们具有一些 共同的属性(如 ici)和方法(如 display)。面向控制的类,诸如 Generator 和 Driver类 也有一些共同的结构。你可以将它们都声明为基类 Transaction 的扩展,并定义建方法 run 和 wrap up, VMM 中定义了含有事务,数据等基类的一个扩展类集合。

# 8.2 蓝图(Blueprint)模式



"蓝图模式"是 COP 中一种非常有用的枝术。如果你用一台机器来生 产标记,那么并不需要预先知道每一个可能的标记形状。 俗所需要的只是 一个压印机然后变换金属模子以剪裁出不同的形状。同样的,当你想要构 建一个事务发生器的时候,不需要知道怎样建立各种类型的事务;只需要

能够根据给定的事务建立一个类似的新的事务即可。

跟例 8.5 中构建并立即使用一个对象不同,在这里我们先构建一个对象的蓝图(建材 金属模),然后修改它的约束,甚至使用一个扩展对象替换它。然后当你随机化这个蓝图 的时候,它就会具有你想赋予的随机值。接着复制这个对象,并将拷贝值发送给下游的事 条处理想。

此技术出色的地方在于如果你改变了蓝图对象,你的发生器就会创建一个不同类型的对象。在生产标志的那个比方中,相当于你使用了一个三角形金属模取代了正方形金




图 8.4 芒图模式发生器

#### 属模来制作"产品标志"(Yield sign)。

这个蓝图是一个"钩子(hook)",它允许你改变发生器类的行为而无需改变其类代码。 但是在使用时你需要创建一个复制方法来复制蓝图以便传送,这样最原始的蓝图对象在 循环中的下一轮调用时就可以随时使用了(图 8.5)。




图 8.5 使用新模式的蓝图发生器

例 8.6 是一个使用了蓝图模式的发生器类。值得注意的是蓝图对象在一个帕方构建 (new 函数),但是在另一个地方(run 任务)使用。前述的编码准则提过将声明和构造分开 定义:类似地,你也需要将蓝图对象的构建和随机化分开。

```
例 8.6 使用蓝图模式的发生器类
class Generator:
   mailbox gen2dry:
   Transaction blueprint:
   function new(input mailbox gen2drv);
       this.gen2drv=gen2drv;
       blueprint=new():
   endfunction
   task run:
       Transaction tr:
       forever begin
           assert(blueprint.randomize);
```

```
tr=blueprint.copy(); //* 见下
gen2drv.put(tr); // 发送到驱动器
end
endtask
endclass
```

copy 方法将在 8.5 节中讨论。现在只需要记住: 你必须将它加到 Transaction 和 BadTr 类中。例 8.37 是一个使用模板的高级发生器。

#### 8.2.1 environment 类

第1章讨论了执行的三个阶段:创建(Build)、运行(Run)和收尾(Wrap-up)。例8.7的 environment类例化了测试平台的所有元素,并且执行这三个阶段。

```
例 8.7 environment 类
// 测试平台的 environment 举
class Environment;
   Generator gen;
   Driver drv;
   mailbox gen2dry:
   function void build(); // 通过构建邮箱、发生器和驱动器来创建环境
      gen2drv=new();
      gen=new(gen2drv);
      drv=new(gen2drv);
   endfunction
   task run():
      fork
          gen.run();
          drv.run():
      join none
   endtask
  task wrap up();
      // 暂时为空一调用记分板(scoreboard)生成报告
   endtask
endclass
```

# 8.2.2 一个简单的测试平台

测试包含在顶层程序中。基本的测试仅仅使 environment 类按默认方式运行。

#### 例 8.8 使用 environment 默认值的简单测试程序

```
program automatic test;
   Environment env;
   initial begin
                                    // 例律 environment 对象
       env=new();
                                    // 创建测试平台对象
       env.build();
                                    // 运行测试
       env.run():
                                    // 清理
       env.wrap up();
   end
endprogram
```

#### 8.2.3 使用扩展的 Transaction 类



为了注入错误,你需要将蓝图对象从 Transaction 对象变成 BadTr 对象。你必须在环境的创建和运行阶段完成议个操作,这样顶层测试平台 将运行环境的每个阶段并且改变蓝图。注意,所有的 BadTr 引用都在这一 个文件中,这样就不需要改变 Environment 类或者 Generator 类。在 initial 块的中部使用了一个独立的 begin...end 块,从而限制了

BadTr 类使用的范围,这也使这段代码看起来更明显。你也可以在声明中创建一个扩展 老来做同样的事情。

# 例 8.9 在测试平台中增加扩展了的事务

```
program automatic test;
   Environment env;
   initial begin
       env=new():
       env.build(); // 创建发生器等等
      begin
        BadTr bad=new(); // 以 bad 对象取代蓝图
        env.gen.blueprint=bad;
       end
      env.run(); // 运行带 BadTr 的测试
      env.wrap up(); // 清理内存
   end
endprogram
```

#### 8.2.4 使用扩展类改变随机约束



在第6章中,你已经学会了如何产生受约束的随机数据(constrained random data),绝大多数的则试程序需要对数据做进一步的约束,继承是 实现这些要求的最佳方法。在例8.10扩展了最初的Transsaction类,并 使用了一个新的的专业数目的抽件取制在原轴每十100的苗圆内

例 8.10 使用继承来增加一个约束

```
class Nearby extends Transaction:
    constraint c nearby(
       dst inside{[src-100:src+100]}:
endclass
program automatic test;
    Environment env:
    initial begin
       env=new():
       env.build():
                                     // 创建发生器等等
       begin
           Nearby nb=new():
                                     // 创建一个新的蓝图
           env.gen.blueprint=nb:
                                     // 巷换蓝图
       and
                                     // 运行带 Nearby 的测试程序
       env.run():
                                      // 清理
       env.wrap up();
   end
endprogram
```

如果在扩展类中定义了一个约束,并且扩展后的约束名和基类里的约束名相同,那么扩展类的约束会替代基类中的约束。这样你就可以改变现有约束的行为。

# 8.3 类型向下转换(downcasting)和虚方法

当你开始使用继承来扩展类的功能的时候,你需要一些 OOP 技巧来控制对象和它们 的功能。例如,句柄能够指向一个类的对象或者任何它的扩展类的对象。所以当一个基 类句柄指向一个扩展类对象的时候会发生什么? 当你调用一个同时存在于基类和扩展类 中的方法的时候将会发生什么?本节将使用几个例子给出解释。

#### 8.3.1 使用\$cast 作类型向下转换

类型向下转换或者类型变换是指将一个指向基类的指针转换成一个指向派生类的指

针。让我们来看一下例 8.11 和图 8.6 中的基类和派生类。

#### 例 8.11 基类和派生类

REPORTS AND ADDRESS OF A SERVICE AND ADDRESS OF A SERVICE AND ADDRESS AND ADDR

```
class Transaction:
    rand bit[31:0]src:
    virtual function void display(input string prefix="");
        $display("%sTransaction:src=%0d",prefix,src);
    endfunction
endclass
class BadTr extends Transaction;
    bit bad crc:
    virtual function void display(input string prefix="");
        $display("%sBadTr:bad crc=%b",prefix,bad crc);
        super.display(prefix);
    endfunction
endclass
Transaction tr:
BadTr bad, bad2;
          Transaction
                                               display()
```



图 8.6 简化了的扩展事务

你可以将一个派生类句柄赋值给一个基类句柄,并且不需要任何特殊的代码,如例 8.12 中所示。

# 例 8.12 将一个扩展类的句柄拷贝成基类句柄

当一个类被扩展时,所有的基类变量和方法将被继承,所以整数变量 src 存在于扩展 类对象中。例 8.12 的第二个赋值操作是允许的,因为任何使用基类句柄 tr 的引用都是 合法的,例如 tr.src 和 tr.display。

但是如例 8.13 所示,当你试图做反方向的赋值,即将一个基类对象拷贝到一个扩展

类的句柄中时,会发生什么呢?这种操作会失败,因为有些属性仅存在于扩展类中,基类 并不具备,例如 bad\_crc。SystemVerilog编译器对句柄类型作静态检查,因此第二行不 会被编译。

#### 例 8.13 将一个基类句柄拷贝到一个扩展类句柄

```
tr=new(); // 创建一个基类对象
bad=tr; // ERROR:这一行不会被编译
$display(bad.bad.crc); // 基类对象不存在 bad.crc 成员
```

将一个基类句柄赋值给一个扩展类句柄并不总是非法的。当基类句柄确实指向一个 派生类对象时是允许的。Scast 子程序会检查句柄所指向的对象类型。而不仅仅检查句 树木身。一旦那对象眼目的对象是同一类型。或者是目的类的扩展类。你就可以从基类句 柄 tr 中核贝扩展对象的地址给扩展对象的句柄 bad2 了。

#### 例 8.14 使用Scast 拷贝句柄

```
bad=new(); // 构建 BadTr 扩展对象

tr=bad; // 基类句柄指向扩展对象

// 检查对象类型并且拷贝。如果类型失配则在伤真时报错

//如果成功,bad2 就指向 tr 所引用的对象

Scast(bad2,tr);

// 检查类型失配,如果类型失配,在伤真时也不会输出错误信息

if(!Scast(bad2,tr))

Sdisplay("cannot assign tr to bad2");
```

\$dislay(bad2.bad crc); // 原始对象中存在 bad crc 成员

当依将Scast作为一个任务来使用的时候。SystemVerilog 会在运行时检查源对象类型,如果跟目的对象类型不匹配则给出一个错误报告。当将Scast作为函数使用时,SystemVerilog仍然做类型检查,但是在失配时不再输出错误信息。如果类型不兼容,Scast函数返回。如果类型兼容则返回非零值。

# 8.3.2 虚方法

到这里你大概已经熟悉了使用句柄指向一个派生类了。但是当你试图使用这些句柄 来调用一个子程序的时候会发生什么呢?

# 例 8.15 Transaction 类和 BadTr 类

```
class Transaction;
rand bit[31:0]src,dst,data[8]; // 变量
bit[31:0]crc;
```

```
virtual function void calc crc(); // 异或所有的域
       crc=src^dst^data.xor:
   endfunction
endclass:Transaction
class BadTr extends Transaction;
   rand bit bad crc;
   virtual function void calc crc();
                                  // 计算正确的 CRC
       super.calc crc();
                               // 产生错误的 CRC 位
       if (bad crc) crc=~crc;
   endfunction
endclass:BadTr
下面是使用不同类型句板的一个代码块。
例 8.16 调用类方法
Transaction tr:
BadTr bad:
initial begin
   tr=new();
   tr.calc crc();
                                   // 调用 Transaction::calc crc
   bad=new();
   bad.calc crc();
                                   // 调用 BadTr::calc crc
   t r=bad;
                                   // 基类句柄指向扩展对象
                                   // 调用 BadTr::calc crc
   tr.calc crc();
end
```

当需要决定调用哪个處方法的时候,SystemVerilog 根据对象的类型,而非句柄的类型 来决定调用什么方法。在例 8.16 最后的语句中, tr 指向一个扩展类对象(BadTr), 所以 调用的方法是 BadTr::calc crc。

如果没有对 calc crc 使用 virtual 修饰符, System Verilog 会根据句柄的类型 tr (Transaction),而不是对象的类型,就会导致最后那个语句调用 Transaction::calc crc---这可能不是你想要的结果。

OOP 中多个子程序使用一个共同的名字的现象叫做"多态(polymorphism)"。它解决 了计算机架构设计师面临的一个问题,即如何在物理内存很小的情况下让处理器能够对 一个很大的地址空间寻址。针对这个问题他们引入了虚拟内存的概念,即程序的代码和 数据可以保存在内存中或者磁盘上。在编译的时候,程序不知道它的代码存放在哪 里——这些都由硬件以及操作系统在运行时决定。—个虚拟地址可以映射到--块 RAM 芯片上,或者硬盘的交换文件中。程序员在写代码的时候不再需要考虑虚拟内存映射——他们只需要知道处理器在程序运行时一定会找到代码和数据。参见 Denning (2005)。

## 8.3.3 签 名

SystemVerilog 和其他 OOP语言要求虚方法必须跟父类(或者租父类, grandparent)具有相同的签名是有充分理由的。如果你能够增加一个额外的参数。或者将一个任务转换为一个函数,多态就不再适用了。你的代码必须能够调用一个虚方法,并且保证该方法在 怨生类中具有相同的接口。

# 8.4 合成、继承和其他替代的方法

当创建测试平台的时候,你必须决定如何将相关的变量和子程序组合进不同的类定 义中。在第5章中,你已经学会了怎样来创建基本的类,以及怎样在一个类中包含另一个 类。在本章前面的部分中,你知道了基本的继承。本节告诉你怎样在这两种编码风格之 间取舍,并给出了另一种可选的方法。

#### 8.4.1 在合成和继承之间取舍

怎样将两个相关联的类组合到一起呢? 合成使用了"有"的关系。一个数据包有一个包头和一个数据体。继承使用了"是"的关系。一个BadTr是一种Transaction,只不过具有了更多的信息。表 8.1 对二者作了一个简单的比较、随后是详细的说明。

(1)是否存在几个小类、你想要将它们组合成一个更大的类?例如,可能已经有了一个数据类和一个数据包头的类,你现在希望创建一个数据包类。SystemVerilog不支持多继承,在多继承中一个类可以由几个类同时生成。所以你可以使用合成。还有一种方法是将其中的一个类扩展成一个新类,然后手工地将其他类的信息加上去。

7.00		
の A Man (大きな) ( ) 「 「	推派	<b>合成</b>
1. 你是否需要将多个子类组合到一起(SystemVerilog 不支持多继承)	香	是
<ol> <li>较高级別的类是否代表了具有相近抽象级 別的对象</li> </ol>	是	香
3. 较低级别的信息是否总会出现或者一定需要出现	是	杏
4. 現有代码在处理原始类的时候,是否可以处理附加的额外数据	是	ጽ

事 8 I 会成和维强的比较

- (2) 在例 8, 15 中, Transaction 类和 BadTr 类都是总线事务类, 它们在发生器中创建 后被输送到 DUT 中、继承在这种情况下就很适用。
- (3) 较低级别的信息诸如 src、dst 和 data 必须出现在驱动器(Driver)中,以用来发 送事务。
- (4) 在例 8.15 中,新类 BadTr 有一个新的 bad crc 域和一个扩展的 calc crc 函 数。Generator类仅仅负责传送事务,而不关心该事务是否存在额外的信息。如果你使 用合成夹产生总线事务错误,那么 Generator 举载需要被重写才能外理议种新举刑。

如果两个举看起来都具有"县"和"有"的关系,你可能就需要将它们拆分成更小的 类了。

# 8.4.2 合成的问题

将类层次化的经典 OOP 方法是根据功能将类划分成易干理解的小块。但是就像 5.16 小节中关于共有和私有属性的讨论所指出的,测试平台并非标准的软件开发项目。 诸如信息隐藏(使用私有变量)等的概念跟创建一个测试平台是矛盾的,因为测试平台需 要最大的可见性和可控制性。类似的,将一个事务分成若干个小块,它所带来的问题可能 会比这样做能解决的问题更多。

当你创建一个代表事务的类的时候,你可能出于代码管理上的方便而将其划分成若 干个小块。例如,你可能有一个以太网的 MAC 帧,而你的测试平台使用的却是普诵类型 (举刑 TT)和虚拟局域网(VI.AN)两种帧格式。如果使用会成,你就可以创建一个基本的 EthMacFrame 单元,它包含所有的公共域,例如 da 和 sa 以及用于指示帧类型的判别变 量 kind。此外,在 EthMacFrame 中还必须包含有第二个举来保存 VI.AN 的信息。

#### 例 8.17 使用合成来创建一个以太帧

```
// 不推荐
class EthMacFrame:
    typedef enum{II, IEEE}kind e;
    rand kind e kind;
    rand bit[47:0]da.sa:
    rand bit[15:0]len:
    rand Vlan vlan h;
endclass
class Vlan:
```

rand bit[15:0]vlan;

endolass

使用合成方法存在以下几个问题。首先,它增加了一个层次,所以就必须为每次引用 增加一个额外的名字,例如 VLAN 信息被称为 eth h.vlan\_h.vlan。当增加更多层次的 时候,层次名就成了一种负担。

在例化这个层次化的类结构并随机化其值的时候会出现一个更加微妙的问题。Eth-MacFrame 构造函数将会生成什么呢? 因为 kind 是随机取值的,当 new 函数被调用的时 候你不知道是否要创建一个 Vlan 对象。当你随机化类对象的时候,约束将根据随机的 kind 信同时对 EthMacFrame 和 Vlan 对象设置变量。这样就存在一种循环的依赖关系: 随机化仅仅对被例化的对象起作用,然而你却要等到 kind 的值确定了以后才能例化这个 对象.

创建和随机赋值问题的唯一解决方法是每次都例化 EthMacFrame::new 中的所有对 象。但是既然有其他办法可以解决问题,为什么一定要将以太网单元划分到两个不同的 举中去呢?

#### 8.4.3 继承的问题

继承可以部分解决这些问题。引用扩展类中的变量无须像 eth h.vlan 那样增加额 外的层次。虽然你不需要判别变量 kind,但是你会发现使用一个测试变量会比类型检验 来得容易。

#### 例 8.18 使用继承创建以太帧类

```
// 不推整
```

```
class EthMacFrame;
```

typedef enum{II, IEEE}kind e; rand kind e kind: rand bit[47:0]da.sa: rand bit[15:0]len;

endclass

class Vlan extends EthMacFrame;

rand bit[15:0]vlan:

endclass

就其劣势而言,使用了继承的类在设计、创建和调试上总是比没有使用继承的类要付 出更多的努力。在把基类句柄赋值给扩展类句柄的时候你的代码必须使用\$cast。创建 一系列的虚方法可能会很麻烦,因为它们必须具有相同的原型。一日你需要一个额外的 参数,就需要回过头去编辑这一系列的方法,甚至可能包括对该方法的调用。

继承在初始化的时候也存在问题。需要怎样的约束才能在两种帧类型中随机地取值 并且给变量赋以恰当的值呢?你不能在引用 vlan 域的 EthMacFrame 上施加约束。

最后就是多继承的问题。在图 8.7 中,你可以看到 VLAN 帧是怎样从普通 MAC 帧 派生而得到的。问题是这些不同的帧格式最后再一次收敛到一种格式。System Verilog 不 支持多继承,所以你不能通过继承来创建 VLAN/Snap/Control 帧。

图 8.7 多维承问题

# 8.4.4 现实世界中的其他方法

合成会导致层次结构变复杂,继承需要额外的代码和计划来处理所有的不同类,而且 两者的创建和初始化都很困难。那么你该怎么办呢?你可以创建一个单一的不分层的类。 包含所有的变量和子程序。这种方法会使得类变得很大,但是它解决了上述所有问题。 你必须使用判别变量来决定哪个变量是有效的,如例 8.19 所示。它包含若干个条件约束,根据变量 kind的取值分别适用于不同的情形。

例 8.19 创建一个不分层的以太帧类

```
class eth_mac_frame;
  typedef enum(II,IEEE)kind_e;
  rand kind_e kind;
  rand bit[47:0]da,sa;
  rand bit[15:0]len,vlan;
  ...
  constraint eth_mac_frame_II{
     if(kind==II){
        data.size()inside{[46:1500]};
        len==data.size();
    }}
  constraint eth_mac_frame_ieee{
    if(kind==IEEE){
        data.size()inside{[46:1500]};
        len<1522;
    }}
endclass</pre>
```

不管如何创建你的类,应当在类中定义典型的行为和约束,然后在测试级使用继承来 添加新的行为。

# 8.5 对象的复制

在例 8.6 中,发生器首先随机化。然后复制蓝图来创建一个新的事务。让我们来仔细 考察一下例 8.20 中的 copy 函数。

```
例 8.20 带有 copy 虚函数的事务基类
```

```
class Transaction;
rand bit[31:0]src,dst,data[8]; // 变量
bit[31:0]crc;

virtual function Transaction copy();
copy=new();
copy.src=src; // 复制数据域
copy.dst=dst;
copy.data=data;
copy.crc=crc;
endfunction
endclass
```

当你扩展 Transaction 类来创建 BadTr 类的时候,copy 函數仍然需要返回一个 Transaction 对象。这是因为扩展类的虚函数必须跟基类的 Transaction::copy 函數 相匹配,包括所有的参数和返回类型,如例 8.21 所示。

#### 例 8.21 带有 copy 虚函数的扩展事务类

```
class BadTr extends Transaction;
rand bit bad_crc;

virtual function Transaction copy();
BadTr bad;
bad=new();
bad.src=src;
bad.dst=dst;
bad.data=data;
bad.crc=crc;
bad.bad_crc=bad_crc;
return bad;
endfunction
```

# 8.5.1 copy data 方法

endclass:BadTr

一种优化途径是将 copy 函数拆分成两个,创建一个独立的函数 copy data。这样每

个类只负责拷贝其局部变量。这使得 copy 函数更加健壮,重用性得到了提高。下面是基 类中的函数。

#### 例 8.22 使用 copy\_data 函数的事务基类

CONTRACTOR OF THE PROPERTY OF

```
class Transaction:
    rand bit[31:0]src,dst,data[8];
                                        // 变量
   bit[31:0]crc:
   virtual function void copy_data(input Transaction tr);
                                         //复制数据域
       copv.src=src;
       copy.dst=dst;
       copv.data=data;
       copy.crc=crc;
    endfunction
   virtual function Transaction copy();
       copy=new();
       copy data(copy);
    endfunction
endclass
```

在扩展类中,copy\_data 方法就显得更加复杂一点。因为它扩展了原始的 copy\_data 方法,所以它需要一个单个的参数。即 Transaction 句柄。当调用 Transaction:copy\_data 的时候,方法可以使用该句柄。但是当 copy\_data 需要复制 bad\_crc 的时候,它就需要一个 BadTr 句柄。所以首先需要将基类句柄强制转换成扩展类句柄类型,如例8.23 所示。

#### 例 8.23 使用 copy\_data 函数的扩展事务类

virtual function Transaction copy();

BadTr bad:

bad=new();

```
class BadTr extends Transaction;
rand bit bad_crc;

virtual function void copy_data(input Transaction tr);
BadTr bad;
super.copy_data(tr); // 复制基类数据
Scast(bad,tr); // 基类句柄类型转换成扩展类
bad.bad_crc=bad_crc; // 复制派生类数据
endfunction
```

// 创建 BadTr 对象

```
copy_data(bad);
    return bad;
    endfunction
endclass:BadTr
```

# // 复制数据域

# 8.5.2 指定复制的目标

现存的 copy 子程序总是会创建一个新的对象。copy 函数的一种改进方法就是指定 复制对象的存放地址。当你想要重用一个现有的对象而不是分配一个新对象的时候,这 种材术出资有效

#### 例 8.24 使用 copy 函数的事务基类

```
class Transaction;
virtual function Transaction copy(Transaction to=null);
if(to==null)
copy=new();
else
copy=to;
copy_data(copy);
endfunction

class Transaction to=null);
// 创建新对象
// 创建新对象
// 或者使用现有对象
```

//使用例 8. 22 中的 copy\_data 方法

endclass

这里的唯一不同之处就是用于指定目标的额外参数,以及对是否有目标对象传入该 子程序进行测试的代码。如果没有传入任何值(默认情况),就会创建一个新的对象,否则 就会使用现有对象。

既然你已经为基类中的虚方法增加了一个新的参数,也需要将它也加入到扩展类(如 Badtr)的相同的方法中去。

#### 例 8.25 含有新 copy 函数的扩展事务类

```
class BadTr;
virtual function Transaction copy(Transaction to=null);
BadTr bad;
if(to==null)
bad=new(); // 创建一个新对象
else
assert($cast(bad,to)); // 重用已有对象
copy_data(bad); // 复制数据域
return bad;
endfunction
endclass:BadTr
```

// 需要创建的实例数

# 8.6 抽象类和纯虑方法

SENSON DE ALBORA EN Y ESTANAM EN ANTANDA EN ANTANDO EN ANTANDA EN ANTANDA EN ANTANDA EN ANTANDA EN ANTANDA EN A

前面你见到的类往往带有拷贝和显示等常见操作的方法。验证的一个目标就是创建 可以为多个项目所共享的代码。如果你能说服你的公司同意建立一系列通用方法,那么 代码重用城更加简单了。

OOP语言。例如 System Verilog。允许依使用两种构造方法来创建一个可以共享的基 条。第一种是抽象类,即可以被扩展但是不能被直接实例化的类,它使用"virtual"关键词 进行定义。第二种即纯度(pure virtual)方法。这是一种没有实体的方法原型。一个由抽 象类扩展而得来的类只有在所有虚方法都有实体的时候才能被例化。关键词"pure"表明 一个方法声明是原型定义。而不仅仅是空的虚方法。最后,纯虚方法只能在抽象类中定 文,但是抽象类中也可以定义非纯方法。应当指出的是语言参考于册(LRM)允许你定义 一个不带有实体的虚方法——你可以调用它但是它会立即返回。

例8.26的抽象类 BaseTr 是一个事务基类。它以一些有用的属性如 id 和 count 开 妨,构造函数保证每一个实例的 ID 都是独一无二的。以下就是用于比较、复制和显示对 象的纯度方法。

#### 例 8.26 使用纯虚方法的抽象类 virtual class BaseTr; static int count:

```
intid; //唯一的事务id

function new();
    id=count++; //每一个对象对应一个ID
endfunction

pure virtual function bit compare(input BaseTr to);
pure virtual function BaseTr copy(input BaseTr to=null);
pure virtual function void display(input string prefix="");
```

你可以声明 BaseTr 类型的句柄,但是却不能创建该类型的对象。你需要首先扩展该 类并对所有的纯度方法提供具体实现。

例 8.27 给出了 Transaction 类的定义,它从 BaseTr 类扩展而来。因为 Transaction 对所有的纯虚方法都有实体定义,所以体可以在测试平台中使用它。

#### 例 8.27 Transaction 类扩展了抽象类

endclass:BaseTr

```
class Transaction extends BaseTr;
  rand bit[31:0]src,dst,crc,data[8];
```

```
extern virtual function bit compare(input BaseTr to);
extern virtual function BaseTr copy(input BaseTr to=null);
```

endfunction:new

```
extern virtual function void copy data
                           (input Transaction copy);
   extern virtual function void display(input string prefix="");
   extern function new();
endelass
例 8.28 Transaction 方法的实体
function bit Transaction::compare(input BaseTr to);
   Transaction tr:
                                         // 检查 to 是否为正确类型
   assert($cast(tr,to));
   return ((this.src==tr.src)&&
          (this.dst==tr.dst)&&
          (this.crc==tr.crc)&&
          (this.data==tr.data));
endfunction:compare
function BaseTr Transaction::copy(input BaseTr to=null);
   Transaction cp;
   if(to==null)cp=new();
           $cast(cp,to);
   copy data(cp);
   return cp;
endfunction
function void Transaction::copy_data(Transaction copy);
                        // 复制数据域
   copy.src=src;
   copy.dst=dst;
   copy.data=data;
   copy.crc=crc;
endfunction
function void Transaction::display(string prefix="");
    $display("%sTransaction%0d src=%h,dst=%%x,crc=%x",
   prefix, id, src, dst, crc);
endfunction:display;
function Transaction::new();
    super.new();
```

抽象类和纯虚方法可以让你建立具有统一观感的测试平台,这就使任何一个工程师 都可以读懂你的代码并且快速理解其结构。


#### 8. 7 П 调

本书所想给出的一个最主要的建议就是如何创建一个可以不做任何更改就能在所有 测试中使用的验证环境。要做到这一点的关键就是测试平台必须提供一个"钩子",以便 测试程序在不修改原始类的情况下注人新的代码。你的驱动器可能想做下面的事情。

- (1) 注入错误:
- (2)放弃事务;
- (3) 延识事务:
- (4) 将本事务跟其他事务同步;
- (5) 将事务放进记分板;
- (6) 收集功能覆盖数据。

与其试图预测所有可能的错误、延迟或者事务流程中的干扰,不如使用回调的方法, 这时驱动器仅需要"回调"一个在顶层测试中定义的子程序。这项技术的好处在于这种回 调①子程序可以存每个测试中做不同的定义, 这样测试就可以使用问调来为驱动器增加 新的功能而不需要编辑 Driver 类。

在图 8.8 中, Driver::run 任务在无限循环中调用一个 transmit 任务。在发送事 务之前,如果存在前回调(pre callback)任务,则 run 进行调用。在发送事务之后,如果 存在后回调(postcallback)任务,它也会调用。默认情况下是没有回调任务的,所以 run 仅仅调用 transmit。



你可以将 Driver::run 定义为一个虚方法,然后在可能的扩展类 MvDriver::run 中覆盖其行为。这样做的缺点是如果你想增加新的行为,可能需要在新方法中重复原方 法的所有代码。一旦你对基类作了修改,你需要记住将它传播到所有派生类中去。此外, 你可以增加一个回调任务而无需修改构成原对象的代码。

#### 8.7.1 **创建一个回调任务**

一个回调任务应该在顶层测试中创建,在环境中的最低级即驱动器中调用。驱动器

① 这种回调技术殿 verilog 的 PLI 回调或者 SVA 问调无关。

无须知道关于测试的任何信息——它只需要使用一个可以在测试中扩展的通用类。驱动 器使用一个队列来保存回调对象,这样就可以增加多个对象。回调基类是一个抽象类,使 用前必须先进行扩展。

```
例 8.29 回调基类
virtual class Driver_cbs; // 驱动器回调
virtual task pre tx(ref Transaction tr, ref bit drop);
```

// 默认情况下回调不做任何动作 endtask

virtual task post\_tx(ref Transaction tr); //默认情况下问调不做任何动作

// M M 语见下凹闸小 endtask

endclass

class Driver:

#### 例 8.30 使用回调的驱动器类

end endtask

foreach(cbs[i])cbs[i].post tx(tr);

transmit(tr):

endclass

需要指出的是虽然 Driver\_cbs 是一个抽象类。但 pre\_tx 和 post\_tx 不是纯虚方 法。这是因为一个典型的同调任务只会使用它们中的一个。只要类中存在一个没有实现 的纯虚函数、OOP 的规则就不允许例化议个类。

#### 8.7.2 使用回调来注入干扰

回调的一种常见用法是用来注入干扰,例如引起一个错误或者延迟。下面的测试平

台使用一个回调对象随机地丢弃数据包。回调也可以用来向记分板发送数据或者收集功能覆盖率数据。注意,你可以使用 push back()或者 push front()、这取决于你想要以什么样的顺序来调用这些方法。例如,你可能想要在任何事务被延迟、破坏或者丢弃之后调用记分析。而只在一个事务成功传说之后才收集覆盖率数据。

#### 例 8.31 使用回调进行错误注入的测试

```
class Driver cbs drop extends Driver cbs;
    virtual task pre tx(ref Transaction tr, ref bit drop);
        // 每 100 个事务中随机丢弃 1 个
       drop=(Surandom range(0,99)==0);
    endtask
endclass
program automatic test;
    Environment env:
    initial begin
       env=new();
       env.gen cfg();
       env.build();
                    // 创建错误注入的回调任务
       begin
           Driver cbs drop dcd=new();
           env.drv.cbs.push back(dcd); // 放入驱动器队列
       end
       env.run();
       env.wrapup();
    end
endprogram
```

#### 8.7.3 记分板简介

记分板的设计取决于你的特测设计(Design Under Test, DUT)。对于一个处理原子 事务(atomic transaction)的 DUT. 例如处理包信息的 DUT. 其记分板就需要包含一个将输入的事务转换成期望值的传输函数,用来保存这些值的内存空间以及一个进行比较的子程序。一个处理器的设计需要一个参考模型来预测期望输出。而对期望值和实际值的比较可能会在仿真的未尾进行。

例8.32 给出了一个简单的记分板,它将事务存储在一个期望值队列中。第一个方法 用来保存一个期望的事务。第二个方法尝试找出与测试平台接收到的实际事务相匹配的 期望事务。当你在一个队列中搜索的时候,你可能会得到 0 个匹配(即未找到事务),1 个 匹配(理相情况),或者多个匹配(你需要做一次更加复杂的匹配)。

### 例 8.32 用于原子事务的简单记分板

```
class Scoreboard:
   Transaction scb[S] //保存期望的事务的队列
   function void save expect (input Transaction tr);
       scb.push back(tr);
   endfunction
   function void compare_actual(input Transaction tr);
       int a[$]
       q=scb.find_index(x)with(x.src==tr.src);
       case(g.size())
             0:$display("No match found");
             1:scb.delete(q[0]);
            default:
               $display("Error, multiple matches found!");
       endcase
   endfunction:compare actual
endclass:Scoreboard
```

# 8.7.4 与使用回调的记分板进行连接

下面的测试平台创建了它自己对于驱动器回调类的扩展,并且在驱动器的回调队列 中加入了一个引用。需要指出的是记分板回调需要一个记分板句柄,这样它才能调用方 法来保存期待的事务。下例中没有给出监视器的代码,因为它需要自己的回调任务来给 记分板发送实际的事务,以作比较。

### 例 8.33 记分板使用回调的测试

```
Scoreboard scb:
virtual task pre tx(ref Transaction tr, ref bit drop);
   // 将事务放入记分板
   Scb.save expected(tr);
endtask
```

function new(input Scoreboard scb); this.sch=sch:

class Driver cbs scoreboard extends Driver cbs;

```
8.7 📵 241
     endfunction
  endclass
  program automatic test;
     Environment env:
     initial begin
        env=new();
        env.gen cfg();
        env.build();
        begin
                        // 创建 scb 同调
           Driver cbs scoreboard dcs=new(env.scb);
           env.drv.cbs.push back(dcs); // 放入驱动器队列
        end
        env.run();
        env.wrapup();
     end
```

应该总是为记分板和功能覆盖使用回调。事务监测器可以使用一个回调来比较接收 到的事务和期待的事务。监视器回调也非常适合用于收集 DUT 实际发送事务的功能覆 盖数据。

你可能已经想过将记分板和功能覆盖数据组置于一个事务处理器中,并使用邮箱将 其连接到测试平台。这是一种笨拙的解决方法,原因如下,这些测试平台组件几乎总是被 动和异步的,所以这些组件只有在测试平台给它们数据的时候才会被唤醒,而它们从不会 主动地向下游事务处理器传递信息。这样一来,一个需要同时监视多个邮箱的事务处理 器的解决方案就变得过于复杂了。此外,你可能在测试平台的多个地方采样数据,但是事 务外理器设计用来外理单个数据题。相反的,可以将方法置于记分板和覆盖室举之中来 收集数据,并通过回调将它们连接到测试平台。

#### 8.7.5 使用回调来调试事务处理器

endprogram

如果一个使用回调的事务处理器没有按照你的预想工作,可以使用另外一个问调来 调试它。可以通过增加一个显示事务内容的回调来着手这件事情。如果该事务处理器存 在多个实例,可以使用\$displav("%m")来显示类的层次化路径,然后将调试代码放置到 其他回调的前面和后面来定位引起问题的回调。即使是调试,也必须避免对测试环境沿 成改变。

# 8.8 参数化的类

随着对类越来越熟悉。你可能注意到一个执行一系列动作的数据结构(如一个堆栈或 者一个发生器)只对一种数据类型有效。本节将告诉你如何定义一个类以用于处理多种 数据类型。

### 8 8 1 一个简单的堆栈(stack)

一种常见的数据结构就是堆栈(stack)。它通过人栈(push)和出栈(pop)方法来存储和取回数据。例 8.34 给出了一个用于整数的简单的堆栈。

#### 例 8.34 使用整数的堆栈

```
class IntStack;
local int stack[100]; //保存數据值
local int top;

function void push(input int i); // 从頂端压栈
    stack[++top]=i;
endfunction:push

function int pop(); // 从頂端出栈
    return stack[top--];
endfunction
endclass:IntStack
```

上例中堆栈的问题在于它只能用于操作整数类型。如果为实数类型做一个堆栈,那 么你就得复制该类,然后将数据类型由整型(int)转换为实型(real)。这样会导致类的 快速增长,最后在需要增加一些新操作如通历和输出堆栈内容的时候,代码维护就会出现 问题。

在 System Verilog 中, 你可以为类增加一个数据类型参数,并在声明类句柄的时候指 定类型。这样做类似于参数化的模块(module),即在例化时指定如位宽等的值,但是这种 方法更加强大。System Verilog 的类参数化页似于 C++中的概据。

例 8.35 是一个参数化的堆栈类。其中类型 T 在第一行中定义成默认类型 int.

#### 例 8.35 参数化的堆栈类

```
// 从顶部出栈
     function T pop();
         return stack[top--];
      endfunction
   endclass:Stack
  例 8.36 创建了一个用于实数类型的堆栈并读写数据。
  例 8.36 使用参数化的堆栈类
   initial begin
                                 // 创建一个用于实数类型的堆栈
      Stack # (real)rStack:
     rStack=new();
      for (int i=0; i<5; i++)
         rStack.push(i* 2.0);
                                // 数据压栈
     for(int i=0; i<5; i++)
         $display("% f ",
                               // 数据出栈
                rStack.pop());
  end
   原子发生器(atomic generator)是类被参数化的很好的例子。一旦你定义了一个发生
器类,那么该类的结构对任何数据类型都有效。例 8.37 中的原子发生器来自例 8.6,但是
增加了一个参数,这样你就可以产生任何随机对象。发生器应当县验证类包中的一部分。
它需要指明一个默认举刑,所以这里使用了例 8,26 中的 BsaeTr 举,因为这个抽象举也应
当是验证包中的一部分。
   例 8.37 使用蓝图模式的参数化的发生器类
   class Generator #(type T=BaseTr);
      mailbox gen2dry;
      T blueprint;
                                        //蓝图对象
     function new(input mailbox gen2drv);
         this.gen2drv=gen2drv;
                                        // 创建默认类型的对象
         blueprint=new();
      endfunction
     task run():
            T tr:
            forever begin
               assert(blueprint.randomize); // 对象随机化
```

tr=blueprint.copv();

// 复制

```
end
endtask
```

program automatic test;

endclass

// 送给驱动器

使用例 8.27 和 8.28 中的 transaction 类和上例中的发生器,你就可以创建一个简单 的测试平台了。它启动发生器,使用例 7.41 所示的解箱同步,并输出最初的五个事务。

### 例 8.38 使用参数化发生器类的简单测试平台

gen2drv.put(tr);

```
initial begin
       Generator #(Transaction)gen;
       mailbox gen2drv;
       gen2drv=new(1);
       gen=new(gen2drv);
       fork
           gen.run();
          repeat (5) begin
               Transaction tr;
                                              // 获取下一个事务
               gen2drv.peek(tr);
               tr.display();
               gen2drv.get(tr);
                                              // 删除事务
           end
       join any
   end
endprogram // test
```

# 8.8.2 关于参数化类的建议

在建立参数化类的时候,你应当从非参数化类开始,仔细地调试,然后增加参数。这种分开的做法可以减少你之后的调试时间。

宏是参数化类的一种转代形式。例如,可以为发生器定义一个宏,然后用它传递事务数据类型。宏相对于参数化的类来说更难调试。

如果你需要定义若干相关的类使它们共享相同的事务类型,可以使用参数化类或者 是一个大的宏。总之,传人类的类型比类的定义更加重要。

你的事务类中的通用虚方法集可以帮助你创建参数化类。例如 Generator 类使用copy 方法,并总是使用相同的签名。类似地,当事务穿过你的测试平台组件时,display

方法允许你方便地对它们进行调试。

# 8.9 结论

软件概念中的继承在现有的类中增加了新的功能,它在硬件设计中也扩展了每次生成的特性,并且与之前的设计保有兼容性。

例如,可以增加一个更大容量的硬盘来升级你的 PC。只要它使用跟原来同样的接口,你就无需更换系统的任何其他部件,而同时使总体的功能得到改进。

同样地,你可以通过"升级"现有的驱动器类来注人错误以创建一个新的测试。如果 使用驱动器中已有的回调,无须对测试平台的架构做任何改变。

如果你想使用这些 OOP 技术,需要提前做好计划。通过使用虚拟子程序和提供足够的程序间调入口,你的测试可以在对代码不做任何改变的情况下更改测试平台的行为。 这样你就有了一个健壮的测试平台,只要你留下一个'钩子'"使测试可以通过它增加自己 的行为,那么这个测试平台就不需要对可能需要的任何干扰(错误注入,延迟、同步)进行 预测。

本章中的测试平台比你在前面创建的都要复杂,但是得到的回报是测试程序变得更 小并且更容易编写。因为测试平台完成了发送激励和检查响应等现巨任务,所以测试程 序只需要稍做调整就可以得到想要的特殊行为。在测试平台增加几行额外的代码就可以 省去可能在每个测试程序中都而复的代码。

最后,OOP 技术中的类可以重用,这改善了你的代码编写效率。例如,使用参数化的 堆栈类可以作用于所有而非单个数据类型,使得你无需为每个数据类型编写重复的代码。



# 功能覆盖率

随着各种设计变得越来越复杂。采用受约束的随机测试方法(CRT)是对它们进行全面验证的唯一有效途径。这种方法可以把你从往编写测试程序的烦闷中解脱出来,不用再为设计中的每个特征单独编写一套定向的测试集。但是。当你的测试平台在所有设计状态的空间里随机游走时,你如何才能知道是否已经达到最终目标?无论你用的是随机的还是定向的激励。你都要使用覆盖率来度量测试进行的程度。

可以使用一个反馈环路来分析覆盖的结果,并决定采取哪种行动来达到100%的覆盖率(图 9.1)。首要的选择当然是使用更多种子来运行现有的测试程序;其次是建立新的约束、只有在确实需要的时候才会求助于创建定向测试。



图 9.1 覆善率收敛

退回到只写定向测试的情况,这时验证计划的用处就不大了。假设设计规范中列出 1000 个特征,你所需要做的就是写 100 个测试。在这些测试中,覆盖率是隐含的——比 如关于"寄存器移动"的测试就是把所有客存器的各种组合前后移动。进度的衡量根简 单:如果你完成了50个测试,那么任务就完成了一半。本章使用"显式的"和"隐含的"来 措法覆盖率的指定方式,显式的覆盖率是在测试环境中使用 System Verilog 特性直接描 述的。 隐含的覆盖率则是暗藏在测试中的——比如当关于"寄存器移动"的定向测试通过 后,你就已经有希望覆盖所有的客存器级事务了。

使用 CRT, 你不再需要手工逐行输入激励, 但你却需要根据验证计划编写代码来追踪 测试的有效性。由于处在更高的抽象层次, 所以你的工作更加富有成效。你的工作已经 从对逐个比特进行调试转变为对感兴趣的设计状态进行描述。100%覆盖的目标迫使你 花更多的精力去思考需要展测什么以及如何引导设计进入期望的状态。

怎样收集覆盖率数据呢? 仅仅通过改变随机种子,你就可以反复运行同一个随机测试 平台来产生新的激励。每一次仿真都会产生一个带有覆盖率信息的数据库,记录随机游 走的轨迹。把这些信息全部合并在一起就可以得到功能覆盖率,从而衡量整体的进展程 度(图 9.2)。




图 9.2 覆盖率操作流程

接下来,通过分析覆盖率数据可以决定如何修改你的测试集。如果覆盖率在稳步增长,那你只需添加新的随机种子继续运行已有的测试,或者加长测试的运行时间。如果覆盖率增速放缓,那你需要添加额外的约束来产生更多"有意思的"激励。当覆盖率稳定下来,而设计的某些部分尚未被测试过,这时你就需要创建更多新的测试了。最后,在功能覆盖率接近100%时检查错误率。如果仍然不停地发现错误,那你可能并没有真正覆盖设计中的某些区域,不要急于想达到100%的覆盖率,它只不过意味着你的测试到达了所有常见的区域而已。当你试图对整个设计进行验证时,应该多在激励空间中进行随机游走,而该可能会给你创造很多预料不到的组合。

每一个仿真器供应商在存储覆盖率数据时都有自己的格式,同时也有自己的分析工 具。你需要使用这些工具完成以下工作。

① 感谢 Hans van der Schoot, SJ SNUG 2007。

- (1)运行一个带多个种子的测试。对于给定的约束集(和覆盖组合),把测试平台和设计一起编译成一个可执行文件、现在你需要做的就是使用不同的随机种子反复地运行这个约束集。可以使用 Unix 系统时间作为种子,但需要小心的是,批处理系统也许会同时自动多项任务。这些任务可能运行在不同的服务器上,也可能运行在同一台服务器的不同处理器上。
- (2)检查运行通过与否。功能覆盖信息只在仿真运行成功时才有效。当由于设计里存在漏洞而使仿真失败时。必须丢弃覆盖率信息。覆盖率数据衡量的是验证计划中有多少项已完成,而验证计划则是基于设计规范的。如果设计不符合规范,那么覆盖率数据就设用了。一些验证团队会定期地从头开始全面衡量功能覆盖率,以便能够正确反映出当前的设计状态。
- (3)分析通过多次运行得到的覆盖率。依需要衡量每个约束集在经受时间考验时到底有多成功。如果约束所指向的区域还没有达到100%的覆盖率。但是覆盖率一直在增加,那么就继续运行更多的种子。如果覆盖率已经稳定下来。不再继续增长,那么就应该考虑修改约束,只有当你觉得使用受约束的随机仿真去覆盖特定区域的最后几种情况可能会花太长时间时,才有必要考虑编写定向测试。即使到这个时候,仍然可以继续使用随机散励去测试设计中的其他区域,因为通过这种"背景噪音"也许还能找出漏洞来。

# 9.1 覆盖率的类型

"覆盖率"是需量设计验证完成程度的一个通用词。随着测试逐步覆盖各种合理的组合,仿真过程会慢慢勾画出你的设计情况。覆盖率工具会在仿真过程中收集信息,然后进行后续处理并得到覆盖率报告。你通过这个报告找出覆盖上的盲区、然后修改现有测试或者创建新测试来填补这些盲区。这个过程可以一直迭代进行,直到你对覆盖率满意为止。

### 9.1.1 代码覆盖率

衡量验证进展的最简易的方式是使用代码覆盖率。这种方式衡量的是多少行代码已 经被执行过行覆盖率),在穿过代码和表达式的路径中有哪些已经被执行过(路径覆盖 率),哪些单比特变量的值为0或1(廳转覆盖率),以及状态机中哪些状态和状态转换已经 被访问过(有限状态机覆盖率)。不用添加任何额外的 HDL 代码,工具会通过分析源代码 相增加险藏代码来自动帮你完成代码覆盖率的统计。当运行完所有测试,代码覆盖率工 具便会创建相应的数据库。

许多仿真器都带有代码覆盖率工具。后续处理工具会把数据库转换成可读格式。最 终的结果用于衡量体执行了设计中的多少代码。注意,你的主要关注点应该放在对设计 代码的分析上,而不是测试平台。未绘测试的设计代码里可能会隐藏硬件漏洞,也可能仅 仅就是冗余的代码。

代码覆盖率衡量的是测试对于设计规范的"实现"究竟测试得多彻底,而非针对验证 计划。原因很简单,你的测试达到了100%的覆盖率,并不意味着你的工作已经完成。如 果你的代码有漏洞但是测试没找到怎么办?或者情况更差一些。如果你的代码实现中遗漏了某个必要的特性怎么办?下面的模块描述了一个 D 触发器。你能看出其中的错误吗?

#### 例 9.1 缺少—多路径的不完美的 D 触发器模型

复位逻辑被意外地漏掉了。代码覆盖率工具会报告每一行都被测试过了,但实现的 模型却是不正确的。

# 9.1.2 功能覆盖率

验证的目的就是确保设计在实际环境中的行为正确,实际环境可以是 MP3 播放器、路由器或移动电话,设计规范里详细说明了设备应该如何运行,而验证计划里则列出了相应的功能应该如何激励,验证和测量。当你收集测量数据希望找出哪些功能已被覆盖时,你其实就是在计算"设计"的覆盖率。例如,对 D 触发器的验证计划除了涉及触发器的数据存储外,还应该检查触发器如何被复位到某个已知状态。在你的测试对这两种设计特性全部进行验证之前,你就不能达到100%的功能覆盖率。

功能覆盖率是和设计意图紧密相连的,有时也被称为"规范覆盖率",而代码覆盖率则 是衡量设计的实现情况。设想某个代码块在设计中被漏掉的情况。代码覆盖率不能发现 这个错误,但功能覆盖率可以。

### 9.1.3 漏洞率

衡量覆盖率的一个间接的方式是查看新漏洞出现的比率。在一个项目实施期间,你应该保持追踪每周有多少漏洞被发现。一开始,当你创建测试程序时,通过观察可能就会发现很多漏洞。当对照设计规范时,你可能会发现前后矛盾,这有望在 RTL 代码编写之前就得以解决。一旦测试程序建立并运行后,当你校对系统中的各个模块时便会发现很多漏洞出现。在设计临近流片时,漏洞率会下降,甚至有望为零。即便如此,你的工作仍不能结束。每次比率下跌时,就应该寻找各种不同的方法去测试各种边界情况。

漏洞率可能每周都会变化。它跟很多因素有关,比如项目所处的阶段、近期设计上的 变化、正在集成的模块、人事上的变动甚至是体假的调度等等。漏洞率出现意外的变化可 能预示者潜在的问题。如图 9.3 所示,即使到了流片甚至是设计被送给客户以后,漏洞还 被不断发现。这种情况并不罕见。




图 9.3 一个项目中的漏洞室

### 9.1.4 断言覆盖率

斯言是用于一次性地或在一段时间内核对两个设计信号之间关系的声明性代码。它 可以跟随设计和测试平台一起仿真,也可以被形式检查工具所证实。虽然在有些情况下 你可以使用 System Verilog 的程序性代码编写等效性检查,但是使用 System Verilog 断育 (SVA)来表法会更容易。

斯言可以拥有局部变量,并且可以进行商单的数据检查。如果你需要检查更复杂的 协议,例如确定一个数据包是否顺利通过了路由馨,那么程序性代码通常会更适用。在很 多地方,使用程序性代码和 SVA 都可以。参见 Vijayaraghavan 和 Ramanadhan(2005)、 Cohen等人(2005)的著作,以及 Bergeron等人编写的 VMM 书(2005)中第3章和第7章, 可以获取关于 SVA 更多的信息。

斯言最常用于查找错误。例如两个信号是否应该互斥或者请求是否被许可等。一旦 检测到问题,仿真就会立刻停止。斯言也可以用于检查仲裁算法、各种 FIFO 以及其他硬件。这些情况会使用到 assert property 语句。

有些斯言会被用于查找感兴趣的信号值或设计状态,例如一次成功的总线数据交换。 这要用到 cover property 语句。使用断言覆盖率可以测量这些断言被触发的频繁程度。cover property 语句用于观测信号序列。而覆盖组(下面将描述)则对仿真过程中的数值和事务进行采样。这两种结构相互交叠的地方是:覆盖组可以在信号序列结束时触发。另外,序列可以收集信息供覆盖组使用。

# 9.2 功能覆盖策略

在动手写测试代码之前,你需要预先弄清楚相关设计的关键特性,边界情形和可能的 故障模式。这其实就是验证计划的内容。不要只考虑数据数值等内容;相反地,要考虑到 设计中所包含的信息。这个计划应该把有影响的设计状态描述清楚。

### 9.2.1 收集信息而非数据

最典型的例子莫过于 FIFO。如何确定你是否已经对一个容量为 1K 的 FIFO 存储器 进行了全面的测试?你可以测量它读写地址索引里的数据。但这有上百万种可能的组合。 即伸你能够把它们全部仿真完,可能也没有兴趣去看覆盖率报告。

在一个更抽象的层次上。一个 FIFO 可以保持 0~(N-1)个可能的数值。如果仅仅通 过比较读和写的地址索引值来测量 FIFO 的调和空情况会怎么样? 你仍然会有 1K 个覆 整数据。如果你在测试程序中把 100 个数据放进 FIFO 中,接着又放进 100 个数据,你是 否真的需要知道这个FIFO 曾会有 150 个数值呢? 其实你只需要成功读出所有的数据。

FIFO 的边界情形是满和空。 如果能够使 FIFO 从空(复位以后的状态)变为满再由满变为空的话,那就已经覆盖了其中的所有情形了。 其他感兴趣的状态包括地址索引在全 1 和令 0 夕间轻掉。 苯干这些情形的履善来报告基终息易懂的。

你可能已经注意到这些感兴趣的状态和 FIFO 的大小无关。再次强调。要关注信息而非数值。

设计信号如果数量范围太大(超过几十个可能的数值)的话,应该分拆成小范围再加 上边界情形。例如,被测设计中可能有一套32位的地址总线,但你肯定不用去采集与它 相对应的40亿个数值。你可以很自然地把它划分成存储器和IO空间。对于一个计数 需,则只需选取若干感兴趣的数值即可,而且一定不要忘记把全1的计数值翻转成全0的 情形。

# 9.2.2 只测量你将会使用到的内容

因为收集功能覆蓋率数据的开销很大,所以应该只测量你将会分析并用来改进测试 的那些内容。由于仿真器要对信号进行监测以得到功能覆蓋率,所以仿真过程可能会慢 一些,但这种开销仍然比检查波形限和测量代码覆盖率要小一些。一位负结年,数据库 使被保存到硬盘上。随着多个测试案例和多个种子仿真的进行,覆盖率数据和报告就会 逐渐被收集到硬盘上。但如果你从来都不去看最后的覆盖率报告,就不要进行这些测量。

在编译、初始化或触发时刻都能控制覆盖率数据。可以使用仿真器供应商提供的选项,也可以使用条件编译或者对覆盖率信息的收集实行抑制。最后一项措施比较少用,因为它会使后续处理报告里到处都是覆盖率为0%的区段,这样就很难找到那些少数几个不为案的部外。

### 9.2.3 测量的完备性

设想一下,当你准备出去度假,孩子都已经坐到后排车座上了,你的经理还在不停地 问你"我们的任务完成了没有?"你如何告诉他设计已经被完整地测试过了? 你需要查看 所有的覆盖率测量结果并考虑漏洞率,以便确认已经达到目的了。

在开始项目时、代码概盖率和功能概盖率都很低,接着你开始测试,并且使用不同的 随机种子反复进行到功能覆盖率不再增加。这时,创建额外的约束和测试去开发新的区域。保存那些给出高覆盖率的测试和种子组合,以各间目测试之用(图9.4)。

如果功能覆盖率很高但代码覆<u>盖率很低, 定</u>这点则可能因为验证计划不完整。 依的测试设有执行设计的所有代码。这时依应该问到硬件的设计规范并且更新验证计 划。然后依需要增加更多针对未测试功能的功能覆盖点。

更麻烦的情形是,代码覆盖率很高但功能覆盖率很低。即使测试平台很好地执行了设计的所有代码,你还是没有把它定位到所有感兴趣的状态上。首先,查看设计是否实现



图 9.4 覆盖率比较

了所有指定的功能。如果功能有了。但测试不到。可能需要一个形式验证工具来提取设计 状态并创建适当的激励。

你的目标是同时取得高的代码和功能覆盖率。即使达到这个目标了,也先别急者安排休假。 <u>遍视率的趋</u>势如何?是否还在不断发现大的漏洞?更严峻的是,这些漏洞是你特意检查的,还是因为测试平台碰巧撞到了那些以前没有预见到的状态组合?另一方面,低的漏洞率可能意味着现有的策略已经到头了,你应该尝试不同的方法,例如设计块和错误产生的新组合。

# 9.3 功能覆盖率的简单例子

- World A. Basis Dr. Street Street Vision Co.

为了测量功能覆盖率。应首先编写验证计划和相对应的用于伤真的可执行版本。在 你的 System Verilog 测试平台中对变量和表达式的数值进行采样。这些采样的地方就是 我们熟知的覆盖点。在同一时间点上(比如当一个事务处理完成时)的多个覆盖点被一起 放在一个覆盖组里。

例 9.2 的设计的事务有八种不同的情形。测试程序随机产生 port 变量,验证计划要求把每一种情形都测试到。

```
例 9.2 一个简单对象的功能覆盖率
program automatic test (busifc.TB ifc);
class Transaction;
   rand bit[31.0]data;
   rand bit[2:0]port; // 八种端口(port)数据
endclass
```

covergroup CovPort; coverpoint tr.port; // 測量覆盖率 endgroup

```
initial begin
      Transaction tr;
      CovPort ck;
                                  // 实例化组
      ck=new();
      tr=new();
                                  // 运行几个周期
      repeat (32) begin
                                  // 创建一个事务
          assert(tr.randomize);
                                  // 并发送到接口上
          ifc.cb.port<=tr.port;
          ifc.cb.data<=tr.data;
                                  // 收集覆盖率
          ck.sample();
                                  // 等待一个周期
          @ifc.ch:
      end
   end
endprogram
```

例 9.2 创建了一个随机的事务并把它驱动到接口上。这个测试程序使用 CovPort 覆 盖组对 port 字段的数值进行采样。八种可能的数值,32 次随机事务——你的测试平台 把所有情形都试过了吗?下面是 VCS 给出的覆盖率报告的一部分。

#### 例 9.3 一个简单对象的覆盖率报告

```
Coverpoint Coverage report
```

CoverageGroup:CovPort Coverpoint:tr.port

#### Summary

Coverage:87.50

Goal:100

Number of Expected auto- bins:8

Number of User Defined Bins:0

Number of Automatically Generated Bins:7
Number of User Defined Transitions:0

#### Automatically Generated Bins

Bin	# hits	at least
auto[1]	7	1
auto[2]	7	1
auto[3]	1	1
auto[4]	5	1



auto[5]	4	1
auto[6]	2	1
auto[7]	6	1

可以看出。测试平台产生了1.2.3.4.5.6和7.但是没有产生数值为0的 port。at least 一栏标出的是一个仓(bin)被认为已经被覆盖所需要的最低命中(hit)次数。可参见9.9.3节里关于at least 选项的内容。



改进功能覆盖率最简易的办法是仅仅增加仿真的时间或者尝试新的随机并子。看看覆盖单报告中那些披命中两次或而次以上的条目。似乎只需要改集此处于理就行了。如果某个覆盖点没有合中或者仅命中一次,那可能就要改变略了,因为测试程序并没有给出适当的激励。对这个例子来说,再增加一个事务(数据=33)被恰好给出了数值为0的 port值,从而取得了100%的

#### 开茶率.

#### 例 9.4 一个简单对象的覆盖率报告,100%覆盖

Coverpoint Coverage report

CoverageGroup:CovPort

Coverpoint:tr.port

#### Summarv

Coverage:100

Goal:100

Number of Expected auto-bins:8

Number of User Defined Bins:0

Number of Automatically Generated Bins:8

Number of User Defined Transitions:0

#### Automatically Generated Bins

Bin	# hits	at least
***************************************		
auto[0]	1	1
auto[1]	7	1
auto[2]	7	1
auto[3]	1	1
auto[4]	5	1
auto[5]	4	1
auto[6]	2	1
auto[7]	6	1



覆盖组与类相似———次定义后便可以进行多次实例化。它含有覆盖点、选项、形式 参数和可选触发(trigger)。一个覆盖组包含了一个或多个数据点,全都在同一时间采集。

覆盖组应该带有明白无误的名字。用以表明要测量的对象,并且尽可能与验证计划关 联。Parity Errors In Hexaword Cache Fills 这样的名字看起来似乎很啰嗦。但当 你尝试阅读一个带有很多覆盖组的覆盖率报告时,就会觉得名字里所包含的各方面细节 都是有用的。你也可以使用带有额外描述信息的注释。就像9.9.2 节里讲的那样。

覆盖组可以定义在类里,也可以定义在程序或模块层次上。它可以采样任何可见的 变量,比如程序或模块变量、接口信号或者设计中的任何信号(使用层次化引用方式)。在 \*\*理的覆盖组可以采样类型的容量,以及嵌入类型的物值。



不要在诸如总线交换这样的数据类里定义覆盖组,因为这样做会给收集 覆盖率数据带来额外的开销。设想你在试图追踪一个酒吧里所有顾客消费 的啤酒数。你需要去跟随每瓶啤酒从卸货码头到酒吧,再到每个人手里的整 个过程吗?显然不用。相反她,你只要被功每位顾客所消费的啤酒类型和数 量號行了,就像 van der Schoot 和 Bergeron (2006) 所讲述的一样。

在 System Verilog 中,覆盖组应该定义在适当的抽象层次上。这个层次可以在测试平台和设计的边界上。在该写数据的总线交换单元中,在环境配置类里或者任何需要的地方。对任何事务的采样都必须等到数据被待测设计收到以后。如果你在事务中间注入一个情谈,导致数据传输失败,那么就需要改变功能覆盖中对这种情况的处理方式。你需要使用不同的覆盖点,用以专门处理这种情况。

一个类里可以包含多个覆盖组。这种方法让你拥有了多个各自独立的组,每个组可以 根据需要自行使能或禁止。此外,每个组可以有单独的触发,允许你从多个源头收集数据。



一个覆蓋組必須被实例化后才可以用未效集數据。如果你忘记了实 例化覆蓋组,在运行时不会打印出沒有句柄的錯误信息,但覆蓋率报告里 稅沒有这个覆盖组的任何該遊。这个规则对于在类內或类外定义的覆蓋 细報适用。

# 9.4.1 在类里定义覆盖组

覆盖组可以在程序,模块或类里定义。在所有的情况下,覆盖组都要进行明确的实例 化后才可以开始采样。如果覆盖组定义在类里,实例化时使用最初的名字即可,不用另起 名字。

例 9.5 与本章的第一个例子相似,唯一的不同就是本例在事务处理器类里嵌入了一个覆盖组,而这个覆盖组不需要单独的实例名。

#### 例 9.5 类里的功能覆盖率

class Transactor;

Transaction tr:

```
mailbox mbx in;
covergroup CovPort;
   coverpoint tr.port;
endgroup
function new(mailbox mbx in);
                              // 实例化覆盖组
   CovPort=new();
   this.mbx in=mbx in;
endfunction
task main;
   forever begin
                              // 获取下一个事务
       tr=mbx in.get;
       ifc.cb.port<=tr.port;
                              // 发送到待涮设计中
       ifc.cb.data<=tr.data;
       CovPort.sample();
                              // 收集覆盖率
   end
endtask
 endclass
```

# 9.5 覆盖组的触发

功能覆蓋率的两个主要部分是采样的數据和數据被采样的时刻。当这些新數据都准 备好了以后(比如一个事务结束).辦试平台便会触发覆蓋组。这个过程可以通过直接使 無面則自、商数来完成,就像例 9.5 所示,或者在 covergroup 的定义中采用阻塞表达式。 限塞法法式可以使用 wait 或e 来实现在信号或事件上的阻塞。

如果你希望在程序性代码中显式地触发覆盖组,或者不存在可以标识采样时刻的信号或事件,又或者在一个覆盖组里有多个实例需要独立触发,可以使用 sample 方法。

如果你想借助已有的事件或信号来触发覆盖组,可以在 covergroup 声明中使用阻塞语句。

### 9.5.1 使用回调函数进行采样

把功能覆盖集成到潮试平台中,比较好的办法是使用 8.7 节的回调函数。这个办法 可以帮你建立一个灵活的测试平台,不需要限定覆盖率的采集时间。你可以在验证计划 中决定数据采集的位置和时间。而如果在应用环境中需要一个颗外的回调"钩子"的话, 你总是可以自然地添加进去,因为回调函数只有在测试中碰到回调对象时才"开火"。为 每个覆盖组创建许多独立的回调函数的开销程小。如 8.7.4 节中所解释的,使用回调函 校上设置,这一个信赖要比使用信赖好。你可能需要多个信赖来收集测试程序中可 同点的事务数据。一个信赖要求一个事务处理器来接收事务数据,而多个信赖会引起多 线程间的不平衡。对此,可以使用被动的回调函数来替代主动的事务处理器。

例 8.30 展示了一个驱动器类,它有两个回调点,分别处于事务数据被发送的前后。例 8.29 展示了回调函数基类,而例 8.31 则含有一个测试,内带一个扩展的回调函数类,用来发送数据给一个记分板。你自己可以把回调基类 Driver\_cbs 扩展成 Driver\_cbs\_coverage,以便为 post\_tx 中的覆盖组调用 sample 任务。把覆盖率回调函数类的一个实例压入驱动器的回调函数队列中,你的覆盖率代码就会走运当的时间触发覆盖组。下面两个例子定义并使用了回调函数 Driver cbs coverage.

#### 例 9.6 使用功能覆盖率回调函数的测试

```
program automatic test;
Environment env;

initial begin
    Driver_cbs_coverage dcc;
    env=new();
    env.gen_cfg();
    env.build();
    // 创建并登记覆盖率同调函数
    dcc=new();
    env.drv.cbs.push_back(dcc); // 放进驱动器的队列中
    env.run();
    env.wrap_up();
end
```

#### 例 9.7 用于测量功能覆盖率的回调函数

```
class Driver_cbs_coverage extends Driver_cbs;
covergroup CovPort;
...
endgroup
virtual task post_tx{Transaction tr};
CovPort.sample();// 采样覆盖率数值
endtask
endclass
```

# 9.5.2 使用事件触发的覆盖组

在例 9.8 中,覆盖组 CovPort 在测试平台触发 trans ready 事件时进行采样。

### 例 9.8 带触发的覆盖组

```
event trans_ready;
covergroup CovPort @(trans ready);
```

```
coverpoint ifc.cb.port;
                                 // 测量覆盖率
endgroup
```

与直接调用 sample 方法相比,使用事件触发的好处在于你能够借助已有的事件,比 加例 9.10 所示的由断言触发的事件。

#### 使用 SystemVerilog 断言进行触发 9. 5. 3

如果已经有了一个检测诸如事件结束等有用事件的 SVA,那就可以增加一个事件触 发来唤醒覆盖组.

```
例 9.9 带 SystemVerilog 断言的模块
module mem (simple bus sb);
   bit[7:0]data.addr:
   event write event;
   cover property
   (@(posedge sb.clock)sb.write ena==1)
   -> write event:
endmodule
例 9.10 使用 SVA 触发覆盖组
program automatic test (simple bus sb);
   covergroup Write cq @($root.top.ml.write event);
       coverpoint $root.top.ml.data;
       coverpoint $root.top.ml.addr;
   endgroup
   Write cq wcq;
   initial begin
       wcq=new();
       // 在此处添加激励
       sb.write ena<=1;
       #10000 Sfinish:
   end
endprogram
```

#### 9.6 数据采样

覆盖率信息是如何收集的? 当你在覆盖点上指定一个变量或表达式时, System Verilog 便会创建很多的"仓(bin)"来记录每个数值被捕捉到的次数。这些仓是衡量功能覆盖率的 基本单位。如果你采样一个单比特变量、最多会有两个仓被创建。可以想见、每次覆盖组 被触发、SystemVerilog 都会在一个或多个仓里阁下标记。在每次仿真的末尾、所有带标 记的仓会被汇聚到一个新创建的数据库中。之后使用分析工具读取这些数据库就可以生 成照等率据告、包含设计各部分和总体的霉盖率。

### 9.6.1 个体仓和总体覆盖率

为了计算出一个点上的覆盖率,首先必须确定所有可能数值的个数,这也被称为域。 一个仓中可能有一个或多个值。覆盖率就是采样值的数目除以域中仓的数目。

一个3比特变量覆蓋点的域是0.7.正常情况下会除以八个仓。如果在伤真过程中有七个仓的值被束样到,那么报告会给出这个点的覆盖率是7/8或是87.5%。所有这些点组合在一起使构成了一个组的覆盖率,而所有组组合在一起就可以给出整个仿真数据库的覆盖率。

这是单个仿真的情形。 你需要追踪覆盖率随时间的变化情况,找出变化趋势以便弄 明白,应该在什么地方进行更多的仿真或是增加新的约束或测试。这样,你就能比较好地 預见验证的完成时间。

# 9.6.2 自动创建仓

在例 9.3 的报告中可以看到. System Verilog 会自动为覆盖点创建仓。它通过被采料 的表达式的城来确定可能值的范围。对于一个位宽为 N 的表达式, 有 2 \* 个可能的值。对 了 3 比特的 port 变量, 存在着八个可能的值。9.6.8 节中将讲述如何确定一个枚举类型 的范围。枚举类型的城就是署名值的个数。你也可以显式地定义仓,就像 9.6.5 节中所 描述的解样。

### 9.6.3 限制自动创建仓的数目

覆盖组选项 auto\_bin\_max 指明了自动创建仓的最大数目. 缺省值是 64。如果覆盖 点变量或表达式的值域超过指定的最大值. System Verilog 会把值域范围平均分配给 auto\_ \_bin\_max 个仓。例如, 一个 16 比特变量有 65 536 个可能值,所以 64 个 bin 中的每一个都 覆盖了 1024 个值。

但在实际操作中,这个方法可能不太实用,因为你会发现在一大堆自动创建的仓里寻 找覆盖不到的点简直就如大海捞针。把最大的数量限制降低到8或16。或者采用更好的 办法,即像9.7.5 节中那样明确定义仓。

下面的代码沿用本章的第一个例子。并在其中加入一个覆盖点选项把 auto\_bin\_max 设置为两个仓。被采样的变量仍然是 port,位宽为 3,值域是 8 个可能值。第一个仓保存 的是值域范围的前半段 0-3,而另一个则保存后半段 4-7。

#### 例 9.11 使用 auto bin max 并把仓数设置成 2

covergroup CovPort;

coverpoint tr.port

{options.auto\_bin\_max=2;} // 分成 2 个仓

endgroup

VCS 给出的覆盖率报告里显示了两个仓。这次仿真取得了 100%的覆盖率,因为八个 port 值被映射到两个 bin 里,而每个 bin 都有采样值。

例 9.12 auto bin max 设置成 2 的报告

Bin	#	hits	at least
auto[0:3]		15	1
auto[4:7]		17	1

例 9.11 只是把 auto\_bin\_max 作为一个覆盖点的选项来用,其实你也可以把它用作 整个组的选项。

```
例 9.13 在所有覆盖点中使用 auto bin max
```

```
covergroup CovPort;
options.auto_bin_max=2;
coverpoint tr.port;
coverpoint tr.data;
endgroup
```

# 9.6.4 对表达式进行采样

你可能对表达式进行采样。但始终都要核对覆盖率报告以确保能够得到预期的值、 你可能不得不采用。15 节所绘的方法调整表达式计算出来的位宽。例如,对一个 3 比特 头长度(0,7)加 4 比特负载长度(0,15)的加法表达式进行采样,只能得到 2'即 16 个仓,如 果你的数据实际上可以达到 0,23 个字节的话,仓数可能不够。

### 例 9.14 在覆盖点里使用表达式

```
class Transaction;
rand bit[2:0]hdr_len; // 花閱:0:17
rand bit[3:0]payload_len; // 花閱:0:15
rand bit[3:0]kind; // 花閱:0:15
...
endclass

Transaction tr;
covergroup CovLen;
len16:coverpoint(tr.hdr_len+tr.payload_len);
len32:coverpoint(tr.hdr_len+tr.payload_len+5'b0);
endgroup
```

例 9.14 里有一个覆盖组对事务的总长度进行采样。每个覆盖点都有标识,可以增加 覆盖率报告的可读性。此外,带有额外常量哌元的表达式可以计算达到 5 比特精度,从而 把自动生成的最大仓散扩大到 32。

进行 200 次简单的仿真,可以得到 len16 有 100%的覆盖率,但这只相对应于 16 个 仓。覆盖点 len32 有 68%的覆盖率,相对应于 32 个仓。这两个覆盖点得到的数据都不准 确,因为域值的最大长度实际上是 0,22((0+0),(7+15))。由于最大长度不是 2 的幂,所 以自动生成的会并不适用。

# 9.6.5 使用用户自定义的仓发现漏洞

自动生成的仓适用于匿名数值,如计数值、地址值或2的幂值。而对于其他数值,你 应该明确对仓命名,以增加准确度并有利于对覆重率报告的分析。System Verilog 会自动 为枚举类型的仓命名,但对于其他变量,你需要为感兴趣的状态命名。命名仓的最简单的 方式是使用门,如例9.15 所示。

### 例 9.15 为事务长度定义仓

```
covergroup CovLen;
```

len:coverpoint(tr.hdr\_len+tr.payload\_len+5'b0)
(bins len[]=([0:23]);)

endgroup

在对 2000 次隨机事务进行采样后,这个组有 95.83%的覆盖率。粗看报告就可以发 现问题——长度为 23(十六进制 17)的项投有出现过。最长的头是 7.最长的负载是 15.所 以总共是 22.而不是 23! 如果在仓的声明中改用 0;22.则覆盖率就会鳞变成 100%。这 里,在测试中使用自定义仓发现了漏洞。

例 9.16 事务长度的覆盖率报告

Bin	# hits	at least
len_00	13	1
len_01	36	1
len_02	51	1
len_03	60	1
len_04	72	1
len_05	88	1
len_06	127	1
len_07	122	1
len_08	133	1
len_09	138	1
len_0a	115	1
len_0b	128	1
len_0c	125	1



len_0d	111	1
len_0e	115	1
len_0f	134	1
len_10	107	1
len_11	102	1
len_12	70	1
len_13	65	1
len_14	39	1
len_15	30	1
len_16	19	1
len_17	0	1

# 9.6.6 命名覆盖点的仓

例 9.17 对一个 4 比特变量 kind 进行采样,有 16 种可能值。第一个仓被命名为 zero.对kind采样值为 0 的情况进行计数。接下来的四个值,1~3 和 5 被全部放到名为 lo 的单个仓里。最大的八个值.8~15 被保存到独立的仓里.分别是 hi\_8,hi\_9,hi\_a,hi\_b,hi\_c,hi\_d,hi\_e 和 hi\_f, 注意在名字带 hi 的仓表达式里如何用5来速记被采样变量的最大值。最后,misc用来保存所有在前面设被选中的值,即 4.6 和 7.

### 例 9.17 指定仓名

endgroup // CoverKind

现在,你可以很容易地发现,在这个例子中 hi 8 没有被命中过。

# 例 9.18 显示仓名的报告

Bin	#	hits	at least
hi_8		0	1
hi_9		5	1

当你定义仓时,实际上是把用来计算覆盖率的数值限制在你感兴趣的范围内。System Verilog 不再自动创建仓,而且它会忽略掉那些不被事先定义的仓所涵盖的数值。更 重要的是,计算功能覆盖率时只会使用你创建的仓。只有当每个指定的仓都被命中时,你 才能得到100%的覆盖率。



那些不在指定仓潘盏范围内的数值会被忽略掉。当被采样的数值,例如事务长度不是2的暴时,这条规则用处很大。一般情况下,在你指定仓的时候,建议使用 default 仓标识语句未捕捉那些可能已经被你忘记的数值。

在例 9.17 中,hi 的范围表达式右边使用了美元符号(\$)来指定上界值。这是一个很有用的快捷方式,你可以让编译器自己计算心围的边界,也可以在范围表达式左边使用美元符号来指定下界值。在例 9.19 中,仓 neg 范围使用 5来表示最大的负值;32 h8000\_0000。即 - 2,147,483,648.同时,仓 pos 范围中的 \$则表示最大的带符号正整数32 h7FFF FFFF,即 2 147 483 647。

```
例 9.19 使用 $ 指定范围
```

```
int i;

covergroup range_cover;

coverpoint i{

   bins neg={[$:-1]}; // 负值

   bins zero={0}; // 零

   bins pos={[1:5]; // 正值

}
endgroup
```

# 9.6.7 条件覆盖率

你可以使用关键字 iff 给覆盖点添加条件。这种做法最常用于在复位期间关闭覆盖 以忽略将一些杂散的触发。例 9.20 收集了仅在 reset 为 0 时的 port 值,这里的 reset 悬扁单年有效

### 例 9.20 条件覆盖——复位期间禁止

covergroup CoverPort;

//当 reset==1 时不要收集覆盖率数据

coverpoint port iff(!bus\_if.reset);

endgroup

同样地,你也可以使用 start 和 stop 函数来控制覆盖组里各个独立的实例。

#### 例 9.21 使用 start 和 stop 函数

initial begin

CovPort ck=new();

// 实例化覆盖组

// 复位期间停止收集覆盖率数据

# lns ck.stop();

bus if.reset=1;

# 100ns bus if.reset=0; // 复位结束

ck.start();

end

# 9.6.8 为枚举类型创建仓

对于枚举类型,SvstemVerilog 会为每个可能值创建一个仓。

#### 例 9.22 枚举类型的功能覆盖率

typedef enum{INIT,DECODE,IDLE}fsmstate e;

fsmstate e pstate, nstate; // 声明自有类型变量

covergroup cq fsm;

coverpoint pstate;

endgroup

下面是 VCS 给出的覆盖率报告的一部分,里面显示了枚举类型的仓。

### 例 9.23 枚举类型的覆盖率报告

Bin	#	hits	at least
auto_DECODE		11	1
auto_IDLE		11	1
auto_INIT		10	1

如果你想把多个數值放到单个仓里,那就必须自己定义仓。所有在枚举數值之外的 仓都会被忽略掉,除非你自己使用 default 标识符定义一个仓。auto\_bin\_max 在收集 枚举类型的覆盖率时不起作用。

### 9.6.9 翻转覆盖率

可以先确定覆盖点状态转移的次数。这样,你不仅可以知道有哪些感兴趣的值出现 讨,还可以知道这些值的变化过程。例如,你可以查询到 port 有没有从 0 变为 1、2 或 3。

#### 例 9.24 确定覆盖点的翻转次数

```
covergroup CoverPort;
  coverpoint port{
    bins t1=(0=>1),(0=>2),(0=>3);
  }
endgroup
```

使用范围表达式可以快速地确定多个转换过程。表达式 (1,2=>3,4) 创建了四个翻转过程.分别是 (1=>3)、(1=>4)、(2=>3) 和 (2=>4)。

还可以确定任何长度的翻转次数。注意必须对转换过程中的每个状态都进行一次采样。所以(0->1=>2)不同于(0=>1=>1=>2)和 (0=>1=>1=>1=>2)。如果你需要像最后,所以(0=>1=>2)和(0=>1=>1=>1=>2)。如果你需要像最后,所以使用缩略形式:form:(0=>1[\*3]=>2)。如果需要对数值:训行;3次、4次或5次重复:那么使用1[\*3;5]。

### 9.6.10 在状态和翻转中使用通配符

你可以使用关键字 wildcard 来创建多个状态或翻转。在表达式中,任何 X. Z 或? 都会被当成 0 或1 的通配符。下例创建了一个带有两个仓的覆盖点,一个仓代表偶数值、 另一个代表命数值。

### 例 9.25 用在覆盖点仓中的通配符

```
bit[2:0]port;
covergroup CoverPort;
    coverpoint port{
        wildcard bins even={3*b?? 0};
    }
endgroup
```

### 9.6.11 忽略数值

在某些覆盖点上,你可能始终得不到全部可能值。例如,一个3比特变量可能只用来 存放六个值,0~5。如果使用自动创建的仓,得到的覆盖率始终不会超过75%。对于这个 问题有两种解决办法。可以明确定义仓来涵盖所有的期望值,就如9.6.5节中所讲的那 样。也可以让 System Verilog 自动创建仓,然后使用 ignore\_bins 排除掉那些不用来计 算功能覆盖率的数值。

```
例 9.26 使用 ignore_bins 的覆盖点
```

```
bif[2:0]Dupports_0_5; // 只使用數值 0-5
covergroup CoverPort;
coverpoint low_ports_0_5{
    ignore_bins hi={[6,7]}; // 忽略最后的两个仓
}
endgroup
```

三比特变量 low\_ports\_0\_5 最初的范围是 0:7, ignore\_bins 排除榨最后的两个 仓.从而把范围缩小到 0:5。所以这个组的总体覆盖率是采样到的仓数除以总仓数,这里 总介数 8.6。

```
例 9.27 使用 auto_bin_max 和 ignore_bins 的覆盖点
```

endgroup

如果你明确地定义仓,或者使用 auto\_bin\_max 选项,然后部分忽略它们,则被忽略 的仓不会被用于计算覆盖率。在例 9.27 中,最开始使用 auto\_bin\_max 创建了四个仓; 0:1,2:3,4:5 和 6:7。但接下来最后一个仓骸 ignore\_bins 忽略掉了,所以最终只有三 个仓龄创建, 这个覆盖点的覆盖来只有四种可能值,分侧是0% 33% 66%和 100%

### 9.6.12 不合法的仓

有些采样值不仅应该被忽略·而且如果出现还应该报错。这种情况最好在测试平台中使用代码进行监测。但也可以使用illegal bins 对它进行标识。使用illegal bins 可以捕捉到那些被错误检查程序遗漏掉的状态。这同样也可以对你创建仓的准确性进行双重检查,如果在覆盖组中发现了不合法的数值。那就是你的测试程序或者 bin 定义出了问题。

```
例 9.28 使用 illegal_bins 的覆蓋点
```

```
bit[2:0]low_ports_0_5; // 只使用数值 0-5
covergroup CoverPort;
coverpoint low_ports_0_5{
    illegal_bins hi={[6,7]}; // 如果出现便报错
```

endgroup

你应该已经注意到了,如果在状态机上使用了覆盖组,那么就可以使用仓来列出特定 的状态和它们的翻转轨迹。但这并不意味着你使用 System Verilog 的功能覆盖率就能得 到状态机的覆盖率,必须手工提取状态和翻转轨迹。即使你第一次做对了,以后随着设计 代码的改变还是可能会出错。相反地,使用代码覆盖率工具来自动提取状态寄存器,状态 以及翻转轨迹,可以使依免于出错。

esculus de la companya del companya de la companya del companya de la companya del la companya de la companya d

然而,自动工具会忠实地提取出代码里的信息,包括错误以及所有内容。在有些情况下,你可能还是希望通过手工方式使用功能覆盖率来监控小部分关键的状态机。

# 9.7 交叉覆盖率

覆盖点记录的是单个变量或表达式的观测值。你可能不仅希望知道总线事务是什么,而且还想知道事务过程中出现过什么情误。以及数据的来源端和目的端。这种情况下,你需要使用交叉覆盖率,它可以同时测量而少或两个以上覆盖点的值。注意当你想测量两个变量的交叉覆盖率,其中一个有 N 种取值,而另一个有 M 种取值时,System Verilog需要,N×M 个交叉仓垛存储所有的组合。

# 9.7.1 基本的交叉覆盖率的例子

前面的例子已经测量了事务种类的覆盖率和端口数量。但如果把两个组合起来会怎 么样? 你是否尝试过把每种事务在每个端口都进行一遍? System Verilog 中的 cross 结 构可以用来记录一个组里两个或两个以上覆盖点的组合值。cross 语句只允许带覆盖点 或者简单的变量名。如果你想使用表达式、层次化的名字或者对象中的变量,例如 handle.variable,你必须首先对 coverpoint 里的表达式使用标号,然后把这个标号用 在 cross 语句里。

例 9.29 在 tr.kind 和 tr.port上创建了覆盖点。然后这两个点便交叉显示出各种组合。SystemVerilog 总共创建了 128(8×16)个仓,即使是一个简单的交叉也可能造成大量的仓。

### 例 9.29 基本的交叉覆盖率

class Transaction;
 rand bit[3:0]kind;
 rand bit[2:0]port;
endclass

Transaction tr:

covergroup CovPort;

kind:coverpoint tr.kind;
port:coverpoint tr.port;

// 创建覆盖点 kind // 创建覆盖点 port cross kind.port:

// 把 kind 和 port 交叉

endgroup

一个随机测试平台创建了 200 个事务并给出了覆盖率报告,如例 9.30 所示。注意, 即使 kind 和 port 的所有可能值都生成了,但还是有大约 1/8 的交叉组合没有出现。

#### 例 9.30 基本交叉覆盖率的总结报告

Cumulative report for Transaction::CovPort

Summary:

Coverage: 95.83

Goal • 100

Coverpoint	Coverage	Goal	Weight
kind	100.00	100	1
port	100.00	100	1
Cross	Coverage	Goal	Weight
Transaction::CovPort	87.50	100	1

Cross Coverage report

CoverageGroup:Transaction::CovPort

Cross:Transaction::CovPort

Summary

Coverage: 87.50

Goal:100

Coverpoints Crossed:kind port

Number of Expected Cross Bins: 128

Number of User Defined Cross Bins.0

Number of Automatically Generated Cross Bins:112

Automatically Generated Cross Bins

kind	port	# hits	at least	
***************************************				
auto[0]	auto[0]	1	1	
auto[0]	auto[1]	4	1	
auto[0]	auto[2]	3	1	
auto[0]	auto[5]	1	1	

# 9.7.2 对交叉覆盖仓进行标号

如果你想让交叉覆盖仓的名称更具可读性,可以对各个覆盖点的仓进行单独标号,

System Verilog 在创建交叉仓时就会使用这些名称。

### 例 9.31 指定交叉覆盖仓的名称

```
covergroup CovPortKind;
port:coverpoint tr.port
{bins port[]={[0:$];}}
kind:coverpoint tr.kind
{bins zero={0};}
bins lo={[1:3]};
bins hi[]={[8:$];}
bins misc-default;}
}
cross kind,port;
endgroup
```

如果你定义了包含多个数值的仓,那么覆盖率的统计结果将会有所变化。在下面的报告里,仓数从128 解到 88。这是因为 kind 里有 11 个仓;zero,lo,hi\_8,hi\_9,hi\_a,hi\_b,hi\_c,hi\_d,hi\_e,hi\_f 和 misc,覆盖率的百分比从 87.5%跃升到 90.91%。因为 只要 10 仓里有一个值出现,比如 2,那这个仓就会被认为是覆盖过的;即使其他数值,比如 1 成 3,没有出现也一样。

### 例 9.32 使用带标号仓的交叉覆盖率报告

```
Summary
Coverage: 90.91
Number of Coverpoints Crossed: 2
Coverpoints Crossed: kind pott
Number of Expected Cross Bins: 88
Number of Automatically Generated Cross Bins: 80
Automatically Generated Cross Bins
```

port	kind	# hits	at least
		_	
port_0	hi_8	3	1
port_0	hi_a	1	1
port_0	hi_b	4	1
port_0	hi_c	4	1
port_0	hi_d	4	1
port_0	hi_e	1	1
port_0	10	7	1
port_0	misc	6	1
port 0	zero	1	1

```
port_1 hi_8 3 1
```

### 9.7.3 排除掉部分交叉覆盖仓

使用 ignore\_bins 可以减少仓的数目。在交叉覆盖中,你可以使用 binsof 和 intersect分别指定覆盖点和数值集,这样可以使单个的ignore\_bins结构清除掉很多个体合。

### 例 9.33 在交叉覆盖中排除掉部分 bin

```
covergroup Covport;
port:coverpoint tr.port
   {bins port[]={[0:$];
kind:coverpoint tr.kind{
   bins zero={0};
                              // 1 个分代表 kind==0
   bins lo={[1:3]}:
                              // 1 个仓代表 1:3 的值
   bins hi[]={[8:$];
                              // 8 个独立的仓
   hins misc=default:
                              // 1 个仓代表剩余的所有值
cross kind, port{
   ignore bins hi=binsof(port)intersect{7};
   ignore bins md=binsof(port)intersect{0}&6
                  binsof(kind)intersect([9:11]);
   ignore bins lo=binsof(kind.lo);
endaroup
```

第一个 ignore\_bins 只排除掉了所有代表 port 为 7 和任意 kind 值组合的仓。因为 kind 是一个 4 比特数值,这个语句排除掉了 16 个仓。第二个 ignore\_bins 更具有选择性,忽略掉的是 port 为 0 和 kind 为 9、10、11 的组合,总共 3 个仓。

在ignore\_bins 中可以使用已经在各个覆盖点中定义的仓。ignore\_bins lo 就使 用了仓名来排除掉 kind.lo-也就是 l.2.或3。这个仓名必须是在编译之前就已经定义好 的.比如 zero 和 lo。像 hi\_8,hi\_9,hi\_a······hi\_r.以及自动生成的仓在编译之前都是 没有名字的;它们的名字是在编译或生成报告时才被创建的。

注意 binsof 使用的是小括号 (),而 intersect 指定的是一个范围,所以使用大括  ${\bf Q}(\cdot)$  。

# 9.7.4 从总体覆盖率的度量中排除掉部分覆盖点

一个组的总体覆盖率是基于所有简单覆盖点和交叉覆盖率的。如果你只希望对一个 coverpoint 上的变量或表达式进行采样。而这个 coverpoint 将会被用到 cross 语句 中,那么你应该把它的权重设置成0,这样它就不会对总体的覆盖率造成影响。

### 例 9.34 指明交叉覆盖率的权重

```
covergroup CovPort;
kind:coverpoint tr.kind
{bins zero={0};
bins lo={[1:3];
bins hi[]={[8:$];
bins misc=default;
option.weight=5; // 在总体中所占的分量
}
port:coverpoint tr.port
{bins port[]={[0:$];
option.weight=0; // 在总体中不占任何分量
}
cross kind,port
{option.weight=10;}// 给予交叉更高的权重
endgroup
```

# 9.7.5 从多个值域中合并数据

交叉覆盖的一个问题是,你可能需要从不同的时间域里采样数据。例如,你可能想知 道处理器在填充高速破存的过程中是否收到过中断。由于中断硬件独立于高速缓存硬件。 分析而且可能使用不同的时钟,这使得很难确定应该何时触发覆盖组。另一方面,由于以 前的设计在这种特别的情况下出现过漏洞,所以你想确认是否已经测试过这种情形。

解决的办法是创建一个独立于高速缓存或中断硬件之外的时间域。拷贝信号到临时 变量中,然后在一个新的覆盖组里对它们进行采样,这个新的覆盖组便可用于计算交叉覆 盖率。

# 9.7.6 交叉覆盖的替代方式

随着交叉覆盖的定义越来越精细,可能需要花费可观的时间来指定哪些仓应该使用或者被忽略掉。假设有两个随机比特变量 a 和 b。它们带着三种感兴趣的状态, $\{a==0,b==0\}$ 、 $\{a==1,b==0\}$  和  $\{b==1\}$ 。

例 9.35 示范了如何给覆盖点上的仓命名,然后使用这些仓来收集交叉覆盖率数据。

### 例 9.35 使用仓名的交叉覆盖率

```
class Transaction;
  rand bit a,b;
endclass
```

```
{bins a0={0};
       bins a1={1};
       option.weight=0;}
                            // 不用计算此点的覆盖率
   b:coverpoint tr.b
       {bins b0={0};
       bins b1={1};
       option.weight=0;} // 不用计算此点的覆盖率
   ab:cross a,b
       (bins a0b0=binsof(a.a0) && binsof(b.b0);
       bins alb0=binsof(a.al)&& binsof(b.b0);
       bins b1=binsof(b.b1):}
endaroup
例 9.36 收集同样的交叉覆盖率数据,但它使用 binsof 来指定交叉覆盖的数值。
例 9.36 使用 binsof 的交叉覆盖率
class Transaction:
   rand bit a.b:
endclass
covergroup CrossBinsofIntersect;
   a:coverpoint tr.a
       {option,weight=0;}// 不用计算此点的覆盖率
   b:coverpoint tr.b
       {option.weight=0;} // 不用计算此点的覆盖率
   ab:cross a,b
       {bins a0b0=binsof(a)intersect{0}&
       binsof(b)intersect(0):
       bins alb0=binsof(a)intersect{1}&&
       binsof(b)intersect(0):
       bins bl=binsof(b)intersect(1):)
endgroup
```

a:coverpoint tr.a

同样地,可以创建—个覆盖点米采样变量的串联值,这样你就只需要使用复杂度较低 的覆盖点语法来定义仓了。

### 例 9.37 使用串联值来替代交叉覆盖

```
covergroup CrossManual;
ab:coverpoint{tr.a,tr.b}
    {bins a0b0={2'b00};
    bins a1b0={2'b10};
```

```
wildcard bins bl={2'b? 1};
}
endgroup
```

如果你的覆盖点都有事先定义好的仓并且你希望使用它们来创建交叉覆盖仓,可以 使用例 9.35 的风格。如果你需要创建交叉覆盖仓但覆盖点没有事先定义好的仓,那么就 应该使用例 9.36 的形式。如果你想要最简洁的格式,则使用例 9.37 的形式。

# 9.8 通用的覆盖组

当开始编写覆盖组的时候,会发现部分覆盖组彼此间十分接近。SystemVerilog 允许 你创建一个通用的覆盖组,这样在对它进行实例化时就可以指定一些独特的细节。SystemVerilog 不允许把覆盖组的触发参数传递给实例。作为变通的办法,你可以把覆盖组 放到一个类单,然后把触发参数传递给通函数、

# 9.8.1 通过数值传递覆盖组参数

例 9.38 示范了一个覆盖组,它使用参数把范围分成两半,只把中点的值传递给覆盖组的 new 函数。

```
例 9.38 简单参数
```

```
bit[2:0]port; // (\(\hat{\text{i}}\), 0:7

covergoup CoverPort (int mid);

coverpoint port

{bins lo={[0:mid-1]};

bins hi={[mid:\hat{\text{i}}\];
}

endgroup

CoverPort cp;

initial

cp=nex(5) // lo=0:4, hi=5:7
```

# 9.8.2 通过引用传递覆盖组参数

如果你不仅想在调用构造函数时使用数值,还希望覆盖组在整个仿真过程中可以对数值进行采样,那么可以通过引用的方式来指定需要进行采样的变量。

```
例 9.39 通过引用传递
```

```
bit[2:0]port_a,port_b;
covergroup CoverPort(ref bit[2:0]port,input int mid);
coverpoint port(
    bins lo=[[0:mid-1];
```



与任务和函数相似。覆盖组的参数在方向上遵循键近缺省的原则。 在例 9.39 中,如果保遗漏了 input 方向,则参数 mid 的方向就是 ref。 这样例子中的代码在编译时将不能通过,因为你不能把常量(4 或 2)传递 给 ref 参数 1。

# 9.9 覆盖选项

你可以使用 System Verilog 提供的透项为覆盖组指定额外的信息。选项分两种类型: 一种是实例选项,用于转定的覆盖组实例;一种是<u>类型选项</u>,用于所有的覆盖组实具。类似 下类中的静态数据成员。选项可以放在覆盖组中并对组里的所有覆盖点有效。也可以放 在单个覆盖点中以便实现更加精细的控制。前面已经介绍过 auto bin max <u>al</u> weight 选项、下面还有其他一些选项。

# 9.9.1 单个实例的覆盖率

例 9.40 指定单个实例(per-instance)的覆盖率

```
covergroup CoverLength;
coverpoint tr.length;
option.per_instance=1;
// 在注释(comment)中使用层次化路径
option.comment=$psprintf("% m");
endgroup
```

① 版本号为 P1800-2005 的语言参考手册有一个类似的例子表明方向并不被近缺省。而实际上这是一个错误。下一版本将做更正。你能在手册中的那个例子里找出另一个错误吗?

## 9.9.2 覆盖组的注释

可以在覆蓋率报告中增加注释以使报告更易于分析。注释可以尽量简单,例如使用 验证计划中的小节号或标签,这样报告解析器就可以用它来从海量数据中提取相关信息。 如果你有一个只实例化一次的覆盖组,那么可以使用例9.41 所示的 type 选项。

#### 例 9.41 为一个覆盖组指定注释

```
covergroup CoverPort;
   type option.comment="Section 3.2.14 Port numbers";
   coverpoint port;
endgroup
```

如果你有多个实例,那么可以为每个实例加入单独的注释,前提是你同时也使用了 per-instance选项。

#### 例 9.42 为单个覆盖组实例指定注释

```
covergroup CoverPort(int lo,hi,string comment);
    option.comment=comment;
    option.per_instance=1;
    coverpoint port
    (bins range={[lo:hi]};
    }
    endgroup
    ...
CoverPort cp_lo=new(0,3,"Low port numbers");
CoverPort cp_hi=new(4,7,"High port numbers");
```

# 9.9.3 覆盖阈值

你的设计可能没有足够的可见度以致不能收集到稳健的覆盖率信息。假设你正在验证一个 DMA 状态机是否能够应对总线错误。你无法访问到当前的状态,但知道一个传输需要的周期范围。这样你如果在该周期范围内重复地报情,可能就可以覆盖到所有的状态。如果你相信一个仓被命中 8 次以后,其所对应的所有组合就都能被测试到,那么可以把 option.at least设置为 8 或更高。

option.at\_least 如果定义在覆盖组里,那么它会作用于所有的覆盖点。如果定义 在一个点上,那它就只对该点有效。

然而,如例 9.2 所示,即使经过了 32 次尝试,随机变量 kind 仍然没有命中所有可能 值。所以只有在确实无法直接测量覆盖率的情况下才能使用 at least。

# 9.9.4 打印空仓

缺省情况下,覆盖率报告只会给出带有采样值的仓。你的工作是检查所有列在验证

计划上的情况是否都被覆盖了,所以你实际上对那些没有采样值的仓会更感兴趣。使用 cross num print missing 选项可以让仿真和报告工具给出所有的仓,尤其是那些没 有被命中的仓。把它的值设置得大一些,如例 9.43 所示,但不要超出你愿意阅读的范围。

#### 例 9.43 报告所有的仓,包括空仓

```
covergroup CovPort;
    kind:coverpoint tr.kind;
   port:coverpoint tr.port
   cross kind, port;
   option.cross num print missing=1 000;
endaroup
```

## 9.9.5 覆盖率目标

一个覆盖组或覆盖点的目标是达到该组或该点被认为已经完全覆盖的水平。缺省情 况是 100%的覆盖率。如果你把它设置为低于 100%, 这样的要求会比完全覆盖低,可能 并不是你真正想要的。这个选项只影响覆盖率报告。

```
例 9.44 指定覆盖率目标
covergroup CoverPort;
```

```
coverpoint port;
   option.goal=90
endgroup
```

// 只需要部分覆盖即可满足

#### 覆盖率数据的分析 9 10

一般情况下,尽量假定你需要更多的种子和更少的约束。毕竟,运行更多的测试比构 造新约束要容易些。如果你不小心,新约束很容易限制你的搜索空间。

如果覆盖点只有一个采样值甚至没有,那么你的约束可能根本就没有定位在预期的 区域上。需要增加约束把运算器"拉"到新的区域中。在例 9.45 中,事务长度的分布不均 匀。这种情况就像你投掷两个骰子,然后看总点数的分布。

#### 例 9.45 事务长度的原始类

```
class Transaction;
    rand bit[2:0]hdr len:
    rand bit[3:0]payload len;
    rand bit[4:0]len;
    constraint length{len==hdr len+payload len;}
endclass
```

这个类的问题在干, len 值的分布并不均匀(图 9.5)。




图 9.5 事务长度的不均匀概率

如果你希望让总长度均匀分布,可以使用 solve...before 约束(图 9.6)。




图 9.6 对事务长度使用 solve...before 约束后出现的均匀概率

例 9.46 对事务长度使用 solve...before 约束 constraint length{len==hdr\_len+payload\_len; solve len before hdr len,payload len;}

solve...before 约束通常的替代选择是 dist 约束。但是,这并不起作用,因为 len 同时也受两个长度之和的约束。

# 9.11 在仿真讨程中讲行覆盖率统计

在仿真正在进行的过程中,你可以查询功能覆盖率的水平。这允许你检查是否已经 达到覆盖目标,并且可能对随机测试施加控制。

在全局层而上。使用\$get\_coverage 可以得到所有覆盖组的总覆盖率。\$get\_coverage 返回一个介于0~100的实数。该系统任务可以各询到所有的覆盖组。

你可以使用 get\_coverage()和 get\_inst\_coverage()函数来缩小测量范围。其中第一个函数可以带覆盖组名和实例,用于给出一个覆盖组所有实例的覆盖率,其用法如 CoverGroup::get\_coverage()或 cgInst.get\_coverage()。第二个函数返回一个特 定覆盖组实例的覆盖率,用法如 cgInst.get\_inst\_coverage()。 如果你希望得到单个 实例的覆盖率,那么需要指定 option.per instance=1。

这些函数最实际的用处是在一个长测试中监测覆盖率。如果覆盖率水平在给定数量 的事务或周期之后并无提高。那么这个测试就应该停止。重启新的种子或测试可能有望 根塞爾善素。

如果測试可以基于功能覆蓋率采取一些深入的行动,那是一件非常好的事情,但是这种測试很难寫写。每个測试加上随机种子可能会揭开新的功能,但可能需要运行很多次才能达到目标。如果一个测试及能达到100%的覆蓋率,该怎么办? 继续运行更多的周期? 还需要多少周期? 是否需要改变正在产生的激励? 如何才能把输入的变化同功能覆盖率的水平联系起来? 改变随机种子比较可靠,但每次仿真应该只改变一次。否则,如果测试激励依赖于多个例机舟子,你如何看现设计量测?

如果你想创建自己的覆盖率数据库,可以查询功能覆盖率的统计数据。验证团队可以建立自己的SQL数据库,用来收集从仿真中得到的覆盖率数据。这允许他们对数据有更大的控制权,但在创建测过之外还需要很多工作。

有些形式验证工具能够提取设计状态并创建输入激励去测试所有可能的状态。注意 不要尝试在测试平台中重复这种行为。

## 9.12 结束语

当你从编写定向测试、手工输入每个激励比特转换到受约束的随机测试方法(CRT)时,可能会担心测试不再受你的控制。通过测量覆盖率尤其是功能覆盖率,你能够知道什么特性被测试过,从而也重新获得对测试的控制。

使用功能覆盖率需要一个详尽的验证计划,并且需要花费很多时间来创建覆盖组、分析结果并修改测试则使得到合适的激励。这些工作量看起来似乎很大,但实际上比编写等效的应向测试所花费的精力要少。另外,在收集覆盖率数据上花费时间有助于你在验证设计时可好确;高险验证的进展。



# 第 10章

# 高级接口

在第4章中学习了如何使用接口连接设计和测试平台。这些物理接口代表了真实的 信号,类似于 Verilog-1995 中跟端口相连的连线(wire)。测试平台通过端口(port)视这些 接口鹬宏越连接在一起, 但是对于很多设计来讲,测试平台需要动态越连接到设计。

例如在网络交换机中、DUT的每一个输入通道都有一个接口、所以一个 Driver 类可能会连接到很多的接口, 你大概不希望为每个通道都编写一个 Driver 类——相反可能希望编写一个通用的 Driver 类。将它例化 N 次、然后分别连接到 N 个物理端口。在 System Verilog 中。虚接口(virtual interface)是一个物理接口的句柄(handle),可以通过使用虚接口来做到这一点。

你可能需要编写一个对不同设计配置都可用的测试平台。例如,一个芯片可能有多种配置,芯片的管脚可能在一种配置中驱动了 USB 总线,在另一种配置中驱动了 FC 串行 总线,如果在测试平台中使用虚接口,就可以在运行测试平台时再决定使用哪个驱动 摆了.

SystemVerilog 的接口不仅包含了信号——你可以在接口中加入可执行代码。这些代码可以是读写接口的子程序。在接口内都运行的 initial 块和 always 块,以及用来检查信号状态的断言。但是,不能把测试平台的代码放置在接口中。 搭建测试平台时,程序块嵌快速地创建,在 Reactive 区域调度执行。对此,SystemVerilog 语言参考手册(LRM)中给出了相关描述。

本章中的多数例子都可以从作者的 web 网站上下载:http://chris. spear. net/systemverilog。

# 10.1 ATM 路由器的虚接口

慮接口最常见的用法是允许测试平台中的对象使用一个通用的句柄,而非实际对象 名来指向一个通过复制得到的接口中的数据项。虚接口是唯一可以桥接动态对象和静态 模块,接口的一种机制。

# 10.1.1 只含有物理接口的测试平台

第 4 章描述了如何建立一个接口,并通过该接口将 4×4 的 ATM 路由器连接到测试

① 虚接口也称为参考接口(ref interface)。

### 平台。例 10.1 和 10.2 分别示范了用于接收和发送方向的 ATM 接口。

```
例 10.1 带有时钟块的 Rx 接口
// 带有 modport 和时钟块的 Rx 接口
interface Rx if (input logic clk);
   logic[7:0]data;
   logic soc, en, clav, rclk;
   clocking cb @(posedge clk);
       output data, soc, clav; // 方向是相对于测试平台的
       input en;
   endclocking:cb
   modport TB(clocking cb);
   modport DUT (output en.rclk,
       input data, soc, clav);
endinterface:Rx if
例 10.2 带有时钟块的 Tx 接口
//带有 modport 和时钟块的 Tx 接口
interface Tx if (input logic clk);
   logic[7:0]data;
   logic soc, en, clav, tclk;
   clocking cb @(posedge clk);
       input data, soc, en;
       output clav;
   endclocking:cb
   modport TB(clocking cb);
   modport DUT (output data, soc, en, tclk,
           input clav);
```

这些接口可以在程序块中使用,如例 10.3。这段代码采用了硬编码(hard-coded)的接口名,例如 Rx0 和 Tx0。

### 例 10.3 使用物理接口的测试平台

endinterface:Tx if

```
##. 36.56.1 1889 - 1986 - 1889 - 1884 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 1883 - 18
                                                                                                                                     input logic clk, output logic rst);
                                    bit[7:0]bvtes[`ATM SIZE];
                                    initial begin
                                                         // 复位设备
                                                         rst <=1:
                                                         Rx0.cb.data <=0;
                                                         receive cell0;
                                      end
                 task receive cell0;
                                                         @(Tx0.cb);
                                                         Tx0.cb.clav <=1;
                                                                                                                                                                                                                              // 给出开始接收的信号
                                                         wait(Tx0.cb.soc==1);
                                                                                                                                                                                                                                    // 等待信元的开始
                                                       for(int i=0; i<`ATM_SIZE; i++)begin
                                                                             wait(Tx0.cb.en==0);
                                                                                                                                                                                                                              // 等待使能
                                                                            @(Tx0.cb);
                                                                          b vtes[i]=Tx0.cb.data;
                                                                          @(Tx0.cb);
                                                                            Tx0.cb.clav <=0; // 释放流控信号
                                                         end
                                      endtask
                   endprogram
```

图 10.1 给出了测试平台使用接口与设计通信的例子。




图 10.1 路由器和使用接口的测试平台

必须将顶层模块的一组接口与例 10.6 中的测试平台连接。例 10.4 中的模块例化了 一组接口(接口数组),并将这组接口传递给测试平台。因为 DUT 有 4 个 RX 和 4 个 TX 接口,所以需要将每一个接口数组元素分别传递给 DUT 实例。

#### 例 10.4 含有接口数组的顶层模块

# 10.1.2 使用虚接口的测试平台

OOP 技术的一大特点是可以创建一个类。在类中使用句柄去指向对象,而非使用硬编 例(hard-coded)的对象名。这样一来,就可以创建一个 Driver 类和一个 Monitor 类,并 通过句柄来提作数据,然后在运行时格数据操作传,这句柄。

例 10.5 中的程序块仍然将 4 个 Rx 和 4 个 Tx 接口当作端口来传递,就像在例 10.3 中一样,但不同的是它创建了一组虚接口 vRx 和 vTx。这些接口就可以直接传递到驱动器类和监视器类的构造函数中去了。

## 例 10.5 使用虚接口的测试平台

program automatic test (Rx if.TB Rx0, Rx1, Rx2, Rx3,

```
initial begin
    foreach(scb[i])begin
        scb[i]=new(i);
        drv[i]=new(scb[i].exp_mbx,i,vRx[i]);
        mon[i]=new(scb[i].rcv_mbx,i,vTx[i]);
    end
    ...
end
endprogram
```

也可以不使用處接口數组变量,而直接在端口列表中使用接口數组。这些接口數组 可以传递给构造函數,如例 10.6 中的測述程序所示。

```
例 10.6 使用虚接口的测试平台
```

例 10.7 中的驱动器类看上去跟例 10.3 中的代码很相似,不同的是它使用了名为 Rx 的虚接口替代了名为 Rx0 的物理接口。

## 例 10.7 使用虚接口的驱动器类

```
this.Rx=Rx;
endfunction
task run(input int ncells, input event driver_done);
    ATM Cell ac;
           // 将此任务派牛为一个独立的线程
   fork
       begin
           // 初始化输出信号
           Rx.cb.clav <=0:
           Rx.cb.soc <=0;
           @Rx.cb:
           // 驱动信元,直到发送最后一个信元
           repeat (ncells) begin
               ac=new
               assert (ac.randomize);
               if(ac.eot_cell)break; // 传送结束
               drive cell(ac);
           end
           $display("@%Ot:Driver::run Driver[%Od]is done",
                     $time, stream id);
           ->driver done;
       end
    ioin none
endtask:run
task drive cell(input ATM Cell ac);
   bit[7:0]bytes[];
    # ac.delay;
    ac.byte_pack(bytes);
   $display("@ %Ot:Driver::drive cell(%Od)vci=%h",
             $time, stream id, ac.vci);
```

// 等待下一个时钟周期 @Rx.cb:

```
- 10.1 ATM 路由器的虚接口 287
                                    // 習位 xfr
         Rx.cb.clav <=1;
         do
            @Rx.ch:
         while (Rx.cb.en !=0)
                                    // 等待使能信号变低
                                    // 信元的开始
         R \times .cb.soc \le 1:
         Rx.cb.data <=bvtes[0];</pre>
                                    // 驱动第一个字节
         @Rx.cb:
         Rx.cb.soc <=0;
                                    // 信元传送完毕
         Rx.cb.data <=bytes[1];
                                    //驱动第一个字节
         for(int i=2; i<'ATM SIZE; i++)begin
            @Rx.ch:
            Rx.cb.data <=bytes[i];
         End
         @Rx.cb:
                                   // 结束时 SOC 置高阻
         Rx.cb.soc <=1'bz;
         Rx.cb.clav <=0;
                                    // 清除数据行
         Rx.cb.data <=8'bz;
         $display("@%0d:Driver::drive cell(%0d)finish",
                 $time, stream id);
         // 将信元送至记分板
         exp mbx.put(ac);
```

endtask:drive cell t endclass:Driver

#### 将测试平台连接到端口列表中的接口 10 1 3

本书给出了连接到 DUT 的测试程序,其中 DUT 在其端口列表中带有接口。这种风格 是为 Verilog 用户所熟悉的,因为他们一贯使用端口中的信号来连接模块。例 10.8 的顶层 模块也称为测试用具(test harness),它使用端口列表中的接口连接了 DUT 和测试程序。

# 例 10.8 使用端口列表中的接口的测试用具

```
module top;
   bus ifc bus();
                                // 例化接口
                                // 通过端口列表传递给测试程序
   test t1(bus):
   dut d1(bus);
                                // 通过端口列表传递给 DUT
```

endmodule

例 10.9 示范了端口列表中含有接口的程序块。

#### 例 10.9 端口列表含有接口的测试程序

program automatic test (bus ifc bus);

initial \$display(bus.data); // 使用接口信号 endprogram

如果在设计中增加一个新的接口会引起什么变化呢?例 10.10 中的测试用具声明了 一个新总线并将它放置于端口列表中。

#### 例 10.10 端口列表中含有第二个接口的顶层模块

module top;

endmodule

现在你就需要修改例 10.9 中的测试程序,并在端口列表中包含另一个接口,如例 10.11 中的测试程序所示。

#### 例 10.11 端口中含有两个接口的测试程序

```
program automatic test(bus_ifc bus,new_ifc newb);
initial $display(bus.data); // 使用接口信号
endprogram
```

在设计中增加一个新的接口意味者需要编辑已有的全部测试程序,这样新增的接口 才能插入到测试用具中。怎样才能避免这种额外的工作量呢?可以通过避免使用端口连 转来宝期!

# 10.1.4 使用 XMR(跨模块引用)连接接口和测试程序

如果你的测试程序需要连接到测试用具中的物理接口上,那么可以使用程序块中的 虚接口和跨模块引用(XMR,Cross Module Reference),如例 10.12 所示。必须使用虚接 口,才能在顶层模块中将物理接口赋值给它。

## 例 10.12 使用虚接口和 XMR 的测试程序

```
program automatic test();
virtual bus_ifc bus=top.bus; //跨模块引用
initial $display(bus.data); //使用接口信号
```

endprogram

连接该程序段的测试用具如例 10.13 所示。

#### 例 10.13 端口列表中不含接口的测试用具

```
module top;
bus_ifc bus();
test t1();
dut d1(bus);
// DUT 仍旧使用端口列表
...
```

这种方法是 VMM 等验证方法学所推荐的,它可以增强测试代码的可重用性。如例 10.14 所示,在设计中增加了一个新的接口,虽然测试用具改变了,但是已有的测试程序却 无需改变。

### 例 10.14 使用第二个接口的测试用具

endmodule

```
module top;
bus_ifc bus(); // 例化接口
new_ifc newb(); // 例化另一个
test tl(); // 实例保持不变
dut dl(bus,newb);
...
endmodule
```

例 10.14 中的测试用具既可以用于并不知道增加了新接口的例 10.12,也可以用于已 经知道新增接口的例 10.15。

# 例 10.15 使用两个虚接口和两个 XMR 的测试程序

```
program automatic test();
virtual bus_ifc bus=top.bus;
virtual new_ifc newb=top.newb
initial begin
Sdisplay(bus.data);
// 使用已有接口
Sdisplay(newb.addr),
end
```



endprogram

验证方法学上的一些规则会受得到试程序和测试用其比传统上使用 缩口的连接更复杂一些,但是这样做却意味着即使设计有所变化,也无频 格改现有的测试程序的代码。本书中的例子在端口列表中使用简单风格 的接口,但是如果你觉得测试程序的可重用性更加重要,那般有必要改变

编码风格。

验证一个设计时,常见的挑战来自于该设计可能存在数个配置。你可以为每个配置单独编写一个测试平台。但是如果考虑到所有的可能性,那么各种组合的规模也许大得难以想象。而使用感接口却使你可以动态她连接到各种可能的接口。

CONTRACTOR OF THE PROPERTY OF

## 10.2.1 网格(Mesh)设计案例

例 10. 16 构造了一个可复制的简单器件。一个 8 位计数器。它跟网格配置中含有多个网络芯片或处理器实例的 DUT 非常相似。这个设计的关键是在顶层网单中建立一个接口和计数器的数组。这样测试平台就可以将这个虚接口数组连接到实际的物理接口上。

例 10.16 是计数器接口 X\_if 的代码,在其 always 块中使用\$strobe 函数来打印信 号值。

#### 例 10.16 8位计数器的接口

```
interface X_if(input logic clk);
  logic[7:0]din,dout;
  logic reset_1,load;
```

```
clocking cb @(posedge clk);
   output din,load;
   input dout;
endclocking
```

```
always@cb
```

```
$strobe("@%0t:%m:out=%0d,in=%0d,ld=%0d,r=%0d",
$time,dout,din,load,reset 1);
```

modport TB(clocking cb,output reset\_l);
endinterface

这个简单的计数器如例 10.17 所示。

## 例 10.17 使用 X if 接口的计数器模型

```
// 带有装载和低电平复位输入的 8 位计数器。
module dut (X if.DUT xi);
```

logic[7:0]count;

assign xi.dout=count:



```
always @(posedge xi.clk or negedge xi.reset_1)
begin
if(! xi.reset_1) count <=0;
else if(xi.load) count <=xi.din;
else count <=count+1;
end
```

例 10.18 中的頂层网单使用 generate 语句来例化 NUM\_XI 接口和计数器,但只使用了一个测试平台。

```
例 10.18 使用虚接口数组的测试平台
parameter NUM_XI=2; // 设计实例的个数
```

```
module top;
   // 时钟发生器
    bit clk;
    initial begin
       clk <= '0:
       forever # 20 clk=~clk;
    end
    // 例化 N 个接口
   X if xi[NUM XI](clk);
   // 例化测试平台
   test tb();
   // 产生 N 个 DUT 实例
   generate
   for(genvar i=0; i<NUM XI; i+ + )
       begin:dut blk
           dut d(xi[i]);
       end
   endgenerate
endmodule:top
```

在例 10.19 中,测试平台最关键的部分就是对局部虚接口数组 vxi 赋值的语句,vxi 指向了顶层模块中的物理接口数组 top.xi(相比于第 8 章中的推荐方法,该例采用了一 些便捷的方式。为了简化例 10.18,把 environment 类合并到了测试程序中,而发生器、 代理和驱动层合并进了驱动器类。

测试平台假定至少存在一个计数器,也就是至少有一个 X 接口。如果设计可以没有 计数器,那就必须把接口数组定义成动态数组,因为定宽数组的大小不能为零。

The contract of the contract o

## 例 10.19 使用虚接口的计数器测试平台

```
program automatic test;
   virtual X if.TB vxi NUM XI]; // 虚接口数组
   Driver driver[]:
   initial begin
       // 将局部虚接口连到顶层
       vxi=top.xi;
       // 创建 N 个驱动器对象
       driver=new[NUM XI];
       foreach(driver[i])
          driver[i]=new(vxi[i],i);
       foreach(driver[i])begin
          int j=i
          fork
              begin
                  driver[i].reset();
                  driver[i].load op():
              end
           join none
       repeat (10)@(vxi[0].cb);
   end
```

endprogram

当然在这个简单的例子中,你可以直接把接口传递给 Driver 类的构造函数,而无需另外创建一个独立的变量。

在例 10.20 中, Driver 类使用一个虚接口来驱动和采样计数器的信号。

## 例 10.20 使用虚接口的 Driver 类

```
class Driver;
    virtual X_if xi;
    int id;
```

```
function new(input virtual X if.TB xi,input int id);
        this.xi=xi;
        this.id=id:
    endfunction
    task reset();
        $display("@%Ot:%m:Start reset[%Od]".
                 Stime.id):
        // 设备复位
        xi.reset 1 <=1;
        xi.cb.load <=0:
        xi.cb.din <=0:
        @(xi.cb)xi.reset 1 <=0;
        @(xi.cb)xi.reset 1 <=1;
        $display("@%Ot:%m:End reset[%Od]",
                 Stime.id):
    endtask:reset
task load op();
    $display("@%Ot:%m:Start load %Od]".
             $sime.id);
    # # 1 xi.cb.load <=1:
    xi.cb.din <=id+10:
    # # 1 xi.cb.load <=0;
    repeat (5)@(xi.cb);
    $display("@%Ot:%m:End load[%Od]",
             Stime.id):
    endtask:load op
endclass:Driver
```

# 10.2.2 对虚接口使用 typedef

virtual X if. TB 可以使用 typedef 代替,这样可以保证你总是使用正确的 modport并减少代码输入量,如例 10.21 和例 10.22 中的测试平台和驱动器类所示。

```
例 10.21 对虚接口使用 typedef 的测试平台
typedef virtual X if.TB vx if;
```

```
program automatic test;
vx_if vxi[NUM_XI]; // 處接口數组
Driver driver[];
...
endprogram
例 10.22 在驱动器类里使用 typedef 的處接口
class Driver;
vx_if xi;
int id;
function new(input vx_if xi,input int id);
this.xi=xi;
this.id=id;
endfunction
...
endclass:Driver
```

## 10.2.3 使用端口传递虚接口数组

前面的例子使用的是跨模块引用(XMR)来传递虚接口数组。虚接口数组传递的另一种方法是使用端口、因为在顶层阿库中的数组是静态的,所以只需要引用一次,因此使用 XMR 风格比使用端口易得更加有意义。因为端口调查导用来传递不断牵处的数值的。

例 10.23 使用了一个全局参数来定义 X 接口的个数。下面是顶层网单的片段。

```
例 10.23 使用虚接口数组的测试平台
parameter NUM XI=2; // 实例个数
```

```
module top;

// 例化 N 个接口
X_if xi[NUM_XI](clk);

...

// 例化测试平台
test tb(xi);
```

endmodule:top

例 10.24 中的测试平台使用了虚接口。它创建了一个虚接口数组,这样就可以传递 给驱动器类的构造函数,或者通过端口直接传递给构造函数。

#### 例 10.24 使用端口传递虚接口的测试平台

# 10.3 接口中的过程代码

如同类中同时包含有变量和子程序、接口也可以包含子程序、断言、initial 和 always块等代码。接口包括了两个块之间进行通信的信号和功能。所以总线的接口块可 以包含信号和执行读写等指令的子程序。这些子程序的内部细节对外部是隐藏的,这就 允许你稍后再编写实际的代码。对这些子程序的访问是通过 modport 语句来实现的,这 点跟信号一样。任务或者函数可以引入到 modport 中,它们对任何使用这个 modport 的块都是可见的。

这些子程序既可以被设计使用,也可以被测试平台所使用。这种实现方式保证了两 者使用相同的协议,消除了某些常见的测试平台漏洞。但是,并不是所有的综合工具都可以处理断言中的子程序代码。

你可以在接口中使用断言来验证协议。断言可以用来检查非法的组合。例如违反协 议和未知取值等。它们可以打印状态信息并且立即停止伤真。这样你就能够容易地测试 设计中的问题。当事务正确的时候也可以产生断言,这种断言可以触发功能覆盖率代码 收集覆盖信息。

# 10.3.1 并行协议接口

创建系统的时候,你可能还不知道该选择并行还是串行的协议。例 10.25 中的接口

含有 initiatorSend 和 targetRcv,这两个任务使用接口信号在两个块之间发送事务。 这个接口通过两个8位总线并行地发送地址和数据。

```
例 10.25 含有使用并行协议任务的接口
```

```
interface simple if (input logic clk);
   logic[7:0]addr;
   logic[7:0]data;
   bus cmd e cmd;
   modport TARGET
       (input addr, cmd, data,
       import task targetRcv (output bus cmd e c,
                            logic[7:0]a,d));
       modport INITIATOR
           (output addr, cmd, data,
           import task initiatorSend(input bus cmd e c,
                 logic[7:0]a,d)
       );
   // 并行发送
   task initiatorSend(input bus_cmd_e c,
                     logic[7:0]a,d);
       @(posedge clk);
       cmd <=c;
       addr <=a:
       data <=d:
   endtask
   // 并行接收
   task targetRcv(output bus_cmd_e c,logic[7:0]a,d);
       @(posedge clk);
       a=addr:
       d=data;
       c=cmd;
   endtask
endinterface:simple if
```

## 10.3.2 串行协议接口

例 10.26 中的接口实现了地址和数据的串行收发。它和例 10.25 具有相同的接口和

# 子程序,所以可以任意替换这两种接口,而不用对设计和测试平台的代码做任何修改。

#### 例 10.26 含有使用串行协议任务的接口

end

```
interface simple if (input logic clk);
   logic addr;
   logic data;
   logic start=0;
   bus cmd e cmd;
   modport TARGET (input addr, cmd, data,
                 import task targetRcv (output bus cmd e c,
                                      logic[7:0]a,d));
   modport INITIATOR (output addr.cmd.data.
                     import task initiatorSend(input bus cmd e c,
                                            logic[7:0]a.d));
   // 串行发送
   task initiatorSend(input bus cmd e c,logic[7:0]a,d);
       @(posedge clk);
       start <=1;
       cmd <=c;
       foreach (a[i]) begin
           addr <=a[i];
           data <=d[i]:
           @(posedge clk);
           start <=0;
       end
       cmd <=IDLE:
   endtask
   // 串行接收
   task targetRcv(output bus cmd e c,logic[7:0]a,d);
       @(posedge start):
       c=cmd:
       foreach(a[i])begin
           @(posedge clk):
           a[i]=addr:
           d[i]=data:
```

endtask

endinterface:simple if

## 10.3.3 接口代码的局限性

接口中的任务对 RTL 来讲是可以接受的,因为它们的功能是严格定义的。但是这些 任务对任何验证 IP 来讲都不是一个高明的选择。因为接口和它们的代码不能被扩展或 重载,也不能根据配置动态地例化。接口不能含有私有数据成员。任何用于验证的代码 都需要最大的灵活性和可配置性,所以应该把它们定义在程序块里运行的类中。

# 10.4 结 论

SystemVerilog 中的接口是一种功能强大的技术。它整合了连接、时序和块之间的通信功能。在本章中你看到了怎样创建一个测试平台,并将它连接到包含多个接口的不同的设计配置上。使用虚接口,你的信号层代码可以在运行时连接到多个物理接口上。接口可以包含驱动信号的子程序和检查协议的断言。但是注意,测试程序应该放在程序块而不是接口中。

接口在很多方面跟含有指针、封装和抽象的类很相似。这使你可以通过创建接口在 比传统 Verilog 的端口和连线更高的层次上对系统进行建模。但是一定要记得将测试平台 放到程序块中去。



# 第 11章

# 完整的 SystemVerilog 测试平台

本章将你学到的各种 System Verilog 的概念用于验证一个设计。测试平台产生受约束的随机激励,并收集功能覆盖数据。本章的测试平台是按第 8 章的规则建立的结构化的测试平台,可以在不改变底层模块的情况下增加新的功能。

待測设计是 Sutherland(2006) 转中的 ATM 交換机,这个例子来源于 Janick Bergeron 的验证协会。Sutherland 用 System Verilog 修改了原始的 Verilog 代码,使其可以配置成从 4×4 到 16×16 的 ATM 交換机。最初的测试平台使用Surandom产生 ATM 信元,修改其 中的 ID 城后发送给待测设计,然后检查相应的结果。

包含测试平台和 ATM 交换机的完整的例子可以从 http://chris. spear. net/systemverilog 下载。本章只给出了测试平台。

# 11.1 设计单元

待测设计和测试平台之间的连接关系如图 11.1 所示,和第4章描述的相同。




图 11.1 测试平台 ——设计环境

原层设计称为 squat,如图 11.2 所示。它有 N 个发送 UNI 格式信元的 Utopia Rx 接口。在 DUT 内部,信元先保存下来,转换成 NNI 格式,然后转发到 Tx 接口。根据输入信元的 VPI 域,通过对查找表的寻址完成转发。查找表通过管理接口编程。

例 11.1 中的顶层模块定义了 Rx 和 Tx 端口的接口数组。

#### 例 11.1 顶层模块

'timescale lns/lns

<sup>&#</sup>x27;define TxPorts 4 // 发送端口的个数

#### 'define RxPorts 4 // 接收端口的个数

```
module top:
  parameter int NumRx= 'RxPorts;
  parameter int NumTx= 'TxPorts;
  logic rst, clk;
  // 系统时钟和复位
  initial begin
   rst=0: clk=0:
    # 5ns rst=1:
    # 5ns clk=1:
    # 5ns rst=0; clk=0;
    forever
      # 5ns clk=~clk:
  end
```

```
Utopia Rx[0:NumRx-1] (); // NumRx 个 Level 1 Utopia Rx 接口
Utopia Tx[0:NumTx-1]():
                          // NumTx 个 Level 1 Utopia Tx 接口
cpu ifc mif(); // Utopia management interface
squat # (NumRx, NumTx) squat(Rx, Tx, mif, rst, clk); // DUT
test # (NumRx, NumTx) t1(Rx, Tx, mif, rst, clk); // Test
```




图 11.2 squat 设计的框图

例 11.2 中的测试平台程序通过端口表传递了接口和信号。关于跨模块引用的讨论见 10.1.4 节。真正的测试平台代码在 Environment 类中,例 11.2 的程序不包括 Environment 部分。

### 例 11.2 测试平台的程序

endmodule : top

program automatic test

```
# (parameter int NumRx=4, parameter int NumTx=4)
     (Utopia.TB Rx Rx[0:NumRx-1],
     Utopia.TB Tx Tx[0:NumTx-1],
     cpu ifc. Test mif,
     input logic rst, clk);
     'include "environment.sv"
     Environment env;
     initial begin
       env = new(Rx, Tx, NumRx, NumTx, mif);
       env.gen cfg();
       env.build();
       env.run();
       env.wrap_up();
     end
   endprogram // test
   测试平台通过管理接口(也称为 CPU 接口)来装载控制信息,如例 11.3 所示。在本
章的例子里,CPU接口仅仅用来装载将 VPI 映射到转发模板的查找表。
   例 11.3 CPU 管理接口
   interface cpu ifc;
     logic BusMode, Sel, Rd DS, Wr RW, Rdy Dtack;
     logic [11:0] Addr;
     CellCfgType DataIn, DataOut; //在例 11, 11 中定义
     modport Peripheral
             (input BusMode, Addr, Sel, DataIn, Rd DS, Wr RW,
            output DataOut, Rdy Dtack);
     modport Test
             (output BusMode, Addr, Sel, DataIn, Rd DS, Wr RW,
             input DataOut, Rdy Dtack);
   endinterface : cpu ifc
```

测试平台使用例 11.4 的 Utopia 接口与待测设计 squat 进行通信,发送和接收 ATM 信元。接口具有控制发送和接收路径的时钟块,连接待测设计和测试平台的modport。

t ypedef virtual cpu\_ifc.Test vCPU T;

```
例 11.4 Utopia 接口
interface Utopia;
  parameter int IfWidth=8;
  logic [IfWidth-1:0] data;
 bit clk in, clk out;
  bit soc, en, clav, valid, ready, reset, selected;
 ATMCellType ATMcell; // ATM 信元结构的联合
  modport TopReceive (
    input data, soc, clav,
   output clk in, reset, ready, clk out, en, ATMcell, valid);
  modport TopTransmit (
   input clav,
    inout selected,
   output clk in, clk out, ATMcell, data, soc, en, valid,
    reset, ready);
  modport CoreReceive (
    input clk in, data, soc, clav, ready, reset,
   output clk out, en, ATMcell, valid);
  modport CoreTransmit (
    input clk in, clav, ATMcell, valid, reset,
    output clk out, data, soc, en, ready );
  clocking cbr @ (negedge clk out);
    input clk in, clk out, ATMcell, valid, reset, en, ready;
   output data, soc, clav;
  endclocking : cbr
  modport TB Rx (clocking cbr);
  clocking cbt @ (negedge clk out);
            clk out, clk_in, ATMcell, soc, en, valid,
             reset, data, ready;
   output clav;
  endclocking : cbt
```

```
modport TB_Tx (clocking cbt);
endinterface
typedef virtual Utopia vUtopia;
typedef virtual Utopia.TB_Tx vUtopiaRx;
typedef virtual Utopia.TB_Tx vUtopiaTx;
```

# 11.2 测试平台的模块

environment 类是测试平台的核心,如 8.2.1 节所示。在这个类里包含了分层测试平台的各个模块,例如发生器,驱动器,监视器和记分板。它还控制了测试的四个步骤;产生随机配置,建立测试平台环境,运行并等待测试结束以及关闭系统和产生报告的收尾阶段。

```
例 11.5 Environment 类的首部
```

class Environment:

```
UNI generator gen[];
 mailbox gen2drv[];
 event drv2gen[];
 Driver drv[];
 Monitor mon[];
 Config cfg;
 Scoreboard scb:
 Coverage cov;
 virtual Utopia.TB Rx Rx[];
 virtual Utopia.TB Tx Tx[];
 int numRx, numTx;
 vCPU T mif;
 CPU driver cpu;
 extern function new( input vUtopiaRx Rx[],
                       input vUtopiaTx Tx ],
                       input int numRx, numTx,
                       input vCPU T mif);
 extern virtual function void gen cfg();
 extern virtual function void build();
 extern virtual task run();
 extern virtual function void wrap up();
endclass : Environment
```

在例 11.6 中·Environment 类的构造函数通过\$test\$plusargs()系统任务寻找 VCS的仿真参数+ ntb random seed·这个参数设置了仿真过程的随机数种子。系统任 务\$value\$plusarqs()可以提取出仿真参数的值。不同的仿真器有不同的方法来设置随

```
机数种子。一定要在日志文件里保存种子,这样一旦仿真发生错误,就可以用相同的值重
新仿真。
   例 11.6 Environment 类的方法
   //----
   // 构造 environment 实例
   function Environment : new( input vUtopiaRx Rx[],
                            input vUtopiaTx Tx[],
                            input int numRx, numTx,
                            input vCPU T mif);
     this.Rx=new[Rx.size()];
     foreach (Rx[i]) this.Rx[i]=Rx[i];
     this.Tx=new[Tx.size()];
     foreach (Tx[i]) this.Tx[i]=Tx[i];
     this.numRx=numRx;
     this.numTx=numTx;
     this.mif=mif;
     cfg=new(numRx,numTx);
     if ($test$plusargs("ntb_random_seed")) begin
         int seed:
         $ value$plusargs("ntb_random_seed=%d", seed);
         $display("Simulation run with random seed= % 0d", seed);
     end
      else
         Sdisplay("Simulation run with default random seed");
    endfunction : new
    // 随机化配置描述符
    function void Environment :: gen cfg();
        assert(cfg.randomize());
       cfg.display();
    endfunction : gen cfg
```

// 为本次测试建立 environment 对象

<sup>//</sup> 注意需要为每个通道建立对象,即使通道不使用也要建立对象。

```
// 这样可以避免空旬柄错误。
function void Environment :: build();
 cpu=new(mif, cfq);
 gen=new[numRx];
 dry=new[numRx];
 gen2drv=new[numRx];
 drv2gen=new[numRx];
 scb=new(cfg);
 cov=new();
 // 建立发生器
 foreach (gen[i]) begin
   gen2drv[i]=new();
   gen[i]=new(gen2drv[i], drv2gen[i],
               cfg.cells per chan[i], i);
   drv[i]=new(gen2drv[i], drv2gen[i], Rx[i], i);
 end
 // 建立监视器
 mon=new[numTx];
 foreach (mon[i])
   mon[i] = new(Tx[i], i):
 // 通过回调函数连接记分板到驱动器和监视器
 begin
   Scb Driver cbs sdc=new(scb);
   Scb Monitor cbs smc=new(scb);
   foreach (drv[i]) drv[i].cbsq.push back(sdc);
   foreach (mon[i]) mon[i].cbsq.push back(smc);
 end
 // 通过回调函数连接覆盖塞程序到监视器
 begin
   Cov Monitor cbs smc=new(cov);
 foreach (mon[i])
   mon[i].cbsq.push back(smc);
 end
endfunction : build
```

```
306 第 11章 完整的 SystemVerilog 测试平台
   // 启动事务:发生器、驱动器、监视器
   // 不会启动没有使用的通道
   task Environment::run();
     int num gen running;
     // CPU 接口必须最先初始化
    cpu.run();
    num gen running=numRx;
    // 为每个 RX 接收通道启动发生器和驱动器
     foreach(gen[i]) begin
      int j= i; // 在交换出的线程里,自动变量保持了索引值
      fork
        begin
          if (cfg.in use Rx[i])
               gen[j].run(); //等待发生器结束
          num gen running- - ;//减少驱动器的个数
        end
        if (cfg.in use Rx[j]) drv[j].run();
      join none
    end
    // 为每个 Tx 输出通道启动监视器
    foreach(mon[i]) begin
      int j=i; //在交换出的线程里,自动变量保持了索引值
      fork
         mon[j].run();
      join none
    end
    // 等待所有的发生器结束或韶时
    fork : timeout block
      wait (num_gen_running == 0);
      begin
         repeat (1 000 000) @ (Rx[0].cbr);
         $display("@%Ot: %m ERROR: Generator timeout ", $time);
         cfg.nErrors++ :
```

```
end
join_any
disable timeout_block;

// 等待数据送到监视器和记分板
repeat (1_000) @ (Rx[0].cbr);
endtask: run

//------
// 运行结束后的清除/报告工作
function void Environment::wrap_up();
$ display( "@%0t: End of sim, %0d errors, %0d warnings",
$ time, cfg.nErrors, cfg.nWarnings);
scb.wrap_up;
endfunction: wrap_up
```

例 11.6 中的 Environment::build 方法通过回调类(Scb\_Driver\_cbs)连接了记分板和 驱动器、监视器,如例 11.7 所示。Scb\_Driver\_cbs 类将期望值发送到记分板。驱动器回调 基类(Driver\_cbs)如例 11.20 所示。

#### 例 11.7 回调类连接了驱动器和记分板

```
class Scb_Driver_cbs extends Driver_cbs;
Scoreboard scb;

function new(input Scoreboard scb);
    this.scb=scb;
endfunction:new

// 把枚到的信元发送到记分板
virtual task post_tx(input Driver drv,
    input UNI_cell cell);
scb.save_expected(cell);
endtask:post_tx
endclass:Scb_Driver_cbs
```

例 11.8 中的回调类 Scb\_Monitor\_cbs 将监视器连接到记分板。监视器的回调基类 Monitor\_cbs 如例 11.21 所示。

#### 例 11.8 回调类连接了监视器和记分板

```
class Scb_Monitor_cbs extends Monitor_cbs;
   Scoreboard scb;
```

function new(input Scoreboard scb);

this.scb=scb;

environment 通过 Cov Monitor cbs 回调类连接了监视器和覆盖率类,如例 11.9 所示。

#### 例 11.9 回调类连接了监视器和覆盖率类

```
class Cov_Monitor_cbs extends Monitor_cbs;
  Coverage cov;
```

virtual task post rx( input Monitor mon,

```
function new(input Coverage cov);
  this.cov=cov;
endfunction : new
```

# //把收到的信元发送到覆盖率类

```
input NNI_cell cell);
CellCfgType CellCfg=top.squat.lut.read(cell.VPI);
cov.sample(mon.PortID, CellCfg.FWD);
endtask: post rx
```

endclass : Cov\_Monitor\_cbs

随机配置类的首部如例 11.10 所示。其中的 nCells 是通过系统的信元总个数的随 机数,约束 c\_nCells\_valid保证信元个数的有效性(大于0).约束 c\_nCells\_reasonable 限制了参与测试的信元的个数小于1000 个。如果希望进行更长时间的测试,可以覆盖或 禁止这个约束。

动态 bit 类型数组 in\_use\_Rx 设置了 ATM 交换机的有效输入端口,在例 11.6 中的 run 方法里使用了该数组,以确保只使用有效的通道。

数组 cells\_per\_chan 把信元随机地分配到有效通道里,约束 zero\_unused\_channet 把无效通道里的信元数设置为 0。为帮助求解,在分配信元(cells\_per\_chan)之前 先求解有效通道(in\_use\_Rs)。否则只有当一个通道分配到的信元个数为 0 时,该通道才 今无效,而这种概率非常小。

### 例 11.10 配置类

class Config;

```
int nErrors, nWarnings; // 错误和警告的个数
  bit [31:0] numRx, numTx; // 把参数复制一份
  rand bit [31:0] nCells; // 信元的总数
  constraint c nCells valid
    {nCells>0: }
  constraint c nCells reasonable
    {nCells<1000; }
  rand bit in use Rx[];
                         //允许使用的输入/输出通道
  constraint c in use valid
    {in use Rx.sum>0; }
                          // 至少需要一个 RX 通道
  rand bit [31:0] cells per chan[];
  constraint c sum ncells sum // 把信元分配到各个通道
    {cells per chan.sum==nCells;} // 各通道信元的总数等于 nCells
  // 把未使用的通道的信元个数设为 0
  constraint zero unused channels
   {foreach (cells per chan[i])
     // in use 均匀分布时,先求解 in use Rx[]
     solve in use Rx[i] before cells per chan[i];
     if (in use Rx[i])
       cells per chan[i] inside ([1:nCells]):
       else cells per chan[i]==0;
 extern function new(input bit [31:0] numRx, numTx);
 extern virtual function void display(input string prefix=""):
endclass : Config
信元重构和转发的配置类型如例 11.11 所示。
例 11.11 信元配置类型
typedef struct packed {
```

bit['TxPorts-1:0] FWD;
bit[11:0] VPI;
} CellCfgType;

配置类的方法如例 11.12 所示。

#### 例 11.12 配置类的方法

```
function Config new (input bit [31:0] numRx, numTx);
  this.numRx=numRx;
  in use Rx=new[numRx];
  this numTv=numTv:
  cells per chan=new[numRx];
endfunction : new
function void Config#display(input string prefix);
  $write("%sConfig: numRx=%0d, numRx=%0d, nCells=%0d(",
         prefix, numRx, numRx, nCells);
  foreach (cells per chan[i])
      $write("%0d", cells per chan[i]);
  $ write("), enabled RX: ", prefix);
  foreach (in use Rx[i]) if (in use Rx[i]) $write("%0d", i);
  $display:
endfunction : display
```

ATM 交换机接收 UNI 格式的信元,发送 NNI 格式的信元。这些信元经过基于 OOP 的测试平台和结构化的设计,所以采用 typedef 定义。两种格式的主要不同之处是 UNI 格式的 GFC、VPI 域在 NNI 格式里合并到了 VPI 域。例 11. 11 和 11. 13 的定义来自 Sutherland(2006).

## 例 11.13 UNI 信元格式

typedef	struct pa	cked {	
bit		[3:0]	GFC;
bit		[7:0]	VPI;
bit		[15:0]	VCI;
bit			CLP;
bit		[2:0]	PT;
bit		[7:0]	HEC;
bit	[0:47]	[7:0]	Payload;
} uniTy	pe;		

# 例 11.14 NNI 信元格式

typedef	struct packed {	
bit	[11:0]	VPI;
bit	[15:0]	VCI;
bit		CLP;

```
[2:0]
                                   PT;
     hit
                     [7:0]
                                   HEC:
     bit
           [0:47]
                    [7:0]
                                   Payload;
     bit
   } nniType;
   UNI 和 NNI 信元合并到同一个存储器,形成统一的类型,如例 11.15 所示。
   例 11.15 ATM 信元类型
   typedef union packed {
     uniType
                uni;
     nniTvpe
                nni;
     bit [0:52] [7:0] Mem;
   } ATMCellType;
   测试平台产生受约束的随机 ATM 信元,如例 11.16 所示,UNI_cell 类扩展自例 8.26
定义的 BaseTr 类。
   例 11.16 UNI cell 定义
   class UNI cell extends BaseTr;
     // 物理域
                        [3:0]
     rand
          bit
                                GFC:
     rand hit
                       [7:0]
                                VPT:
                        [15:0]
     rand bit
                                VCI:
     rand bit
                                CLP:
     rand bit
                       [2:0]
                               PT;
                       [7:0]
           bit
                                HEC;
     rand bit [0:47] [7:0]
                                Pavload:
     // 数据域
     static bit [7:0] syndrome[0:255];
     static bit syndrome not generated=1;
     extern function new();
     extern function void post randomize();
     extern virtual function bit compare (input BaseTr to);
     extern virtual function void display(input string prefix="");
     extern virtual function void copy data(input UNI cell copy);
     extern virtual function BaseTr copy(input BaseTr to=null);
     extern virtual function void pack (output ATMCellType to);
     extern virtual function void unpack(input ATMCellType from);
```

extern function NNI\_cell to\_NNI();
extern function void generate syndrome();

```
extern function bit [7:0] hec (bit [31:0] hdr);
endclass : UNI cell
例 11, 17 是 UNI 信元的方法。
例 11.17 UNI cell 信元的方法
function UNI cell:new();
    if (syndrome not generated)
         generate syndrome();
endfunction : new
// 在所有其他数据都确定后计算 HEC
function void UNI cell :: post randomize();
    HEC=hec({GFC, VPI, VCI, CLP, PT});
endfunction : post randomize
// 和其他信元比较
// 可以进一步改进,返回不匹配的域
function bit UNI cell: compare (input BaseTr to);
   UNI cell cell:
   $ cast (cell, to);
   if (this.GFC!=cell.GFC) return 0:
   if (this.VPI!=cell.VPI) return 0:
   if (this.VCI! = cell.VCI) return 0:
   if (this.CLP! = cell.CLP) return 0;
   if (this.PT! = cell.PT) return 0;
   if (this.HEC! = cell.HEC) return 0;
    if (this.Pavload! = cell.Pavload) return 0;
    return 1:
endfunction : compare
// 输出信元各个域的详细内容
function void UNI cell:display(input string prefix);
   ATMCellType p;
```

\$display("% sUNI id: % 0d GFC= % x, VPI= % x, VCI= % x, CLP= % b, PT= % x,

prefix, id, GFC, VPI, VCI, CLP, PT, HEC, Pavload[0]);

HEC= % x, Pavload 0 = % x".

this.pack(p); \$write("%s", prefix);

```
foreach (p.Mem[i]) $write("%x", p.Mem[i]);
    $display;
endfunction : display
// 复制信元的数据域
function void UNI cell: copy data(input UNI cell copy);
    copy.GFC=this.GFC;
    copy.VPI=this.VPI;
    copy.VCI=this.VCI;
   copy.CLP=this.CLP;
   copy.PT=this.PT;
   copy.HEC=this.HEC;
    copy.Payload=this.Payload;
endfunction : copy data
// 复制对象
function BaseTr UNI cell::copy(input BaseTr to);
    UNI cell dst;
    if (to==null) dst=new();
    else $ cast (dst, to);
    copy data(dst);
   return dst:
endfunction : copv
// 把对象打包到一个字节数组
function void UNI cell = pack (output ATMCellType to);
    to.uni.GFC=this.GFC;
    to.uni.VPI=this.VPI:
   to.uni.VCI=this.VCI;
   to.uni.CLP=this.CLP;
   to.uni.PT=this.PT:
    to.uni.HEC=this.HEC:
    to.uni.Pavload=this.Pavload;
endfunction : pack
// 把字节数组的内容按域展开到 this 对象
function void UNI cell: unpack(input ATMCellType from);
    this.GFC= from.uni.GFC:
    this.VPI=from.uni.VPI;
```

```
314 第 11章 完整的 SystemVerilog 测试平台
      this VCT= from uni .VCI:
      this.CLP=from.uni.CLP;
      this.PT=from.uni.PT;
      this.HEC=from.uni.HEC;
       this.Pavload=from.uni.Pavload;
   endfunction : unpack
   // 根据 UNI 信元产生 NNI 信元
   function NNI cell UNI cell = to NNI();
      NNI cell copy;
      copy=new();
      copy.VPI=this.VPI; // NNI 信元的 VPI 更宽
      copy.VCI=this.VCI;
      copy.CLP=this.CLP;
      copy.PT=this.PT;
      copy.HEC=this.HEC;
      copy.Payload=this.Payload;
       return copy;
   endfunction : to NNI
   // 产生用于计算 HEC 的 syndrome 数组
   function void UNI cell: generate syndrome();
       bit [7:0] sndrm;
       for (int i=0: i<256: i=i+1) begin
           sndrm=i:
           repeat (8) begin
               if (sndrm[7]===1'b1)
                    sndrm= (sndrm≪1) ^ 8'h07;
               else
                    sndrm=sndrm≪1;
           end
           syndrome[i]=sndrm;
       end
       syndrome not generated=0;
   endfunction : generate_syndrome
```

#### // 计算对象的 HEC

function bit [7:0] UNI cell=hec (bit [31:0] hdr); hec=8'h00:

```
BOWER TORREST TO A STATE OF THE STATE OF THE
                       repeat (4) begin
                                   hec=syndrome[hec^hdr[31:24]];
                                  hdr=hdr≪8:
                       end
                       hec=hec^8'h55;
           endfunction : hec
           NNI cell 类几乎和 UNI cell 类一样,但 NNI cell 没有 GFC 域,也没有转换成 UNI_
cell 的方法。
           例 11.18 是 UNI 信元的随机发生器,来自 8.2 节。发生器产生一个 UNI 类型的
blueprint 随机信元,然后把它的副本发送给 driver。
           例 11.18 UNI generator 类
           class UNI generator;
                          UNI cell blueprint; // Blueprint 信元
                          mailbox gen2drv;
                                                                                 // driver M Mailbox
                                                                                  // driver 完成时的事件
                          event drv2gen;
                                                                                   // 要产生的信元个数
                          int nCells:
                                                                                    // 产生哪个 Rx 端口的信元?
                          int PortID:
                         function new(input mailbox gen2drv,
                                                                  input event drv2gen,
                                                                  input int nCells, PortID);
                                    this.gen2drv=gen2drv;
                                    this.drv2gen=drv2gen;
                                    this.nCells=nCells:
                                     this.PortID=PortID:
                                    blueprint=new();
                          endfunction : new
                         task run();
                                       UNI cell cell;
                                        repeat (nCells) begin
                                                     assert(blueprint.randomize());
                                                      Scast(cell, blueprint.copy());
                                                     cell.display($psprintf("@%Ot: Gen%Od: ", $time, PortID));
                                                     gen2drv.put(cell);
                                                      @drv2gen;// 等待 driver 完成
                                        end
```

endtask: run

endclass : UNI generator

例 11. 19 的 Driver类把 UNI 信元发送到 ATM 交換机。Driver类使用了例 11. 20 中的回调任务。注意这两者之间的循环关系:Driver类有一个 Driver\_cbs 对象的队列。Driver\_cbs 的 pre\_tx()和 post\_tx()方法的参数是 Driver 对象。当编译这两个类时,需要在 Driver\_cbs 类定义前使用 typedef class Driver,或在 Driver类定义前使用 typedef class Driver obs。

#### 例 11.19 driver 类

typedef class Driver cbs;

class Driver;

mailbox gen2drv; // 用于存储发生器发送的信元 event drv2gen; // 通知发生器已经处理完毕 vUtopiaRx Rx; // 发送信元的虚 IFC Driver\_cbs cbsq[\$]; // 回调对象的队列 int PortID;

extern task send (input UNI cell cell);

endclass : Driver

// new(): 构造 driver 对象

this.gen2drv=gen2drv; this.drv2gen=drv2gen; this.Rx=Rx; this.PortID=PortID;

endfunction : new

// run(): 运行 driver // 获取发生器的事务,发送给 DUT



```
task Driver: run();
    UNI cell cell;
    bit drop=0;
    // 初始化端口
    Rx.cbr.data<=0;
    Rx.cbr.soc <= 0:
    Rx.cbr.clav <= 0;
    forever begin
        // 从 mailbox 队列中读取一个信元
        gen2drv.peek(cell);
        begin: Tx
            // 发送前的回调
            foreach (cbsq[i]) begin
                cbsq[i].pre tx(this, cell, drop);
                if (drop) disable Tx; // 不发送这个信元
            end
        cell.display($psprintf("@%Ot: Drv%Od: ", $time, PortID));
        send(cell);
        // 发送后的回调
        foreach (cbsq[i])
            cbsq[i].post_tx(this, cell);
        end : Tx
        gen2drv.get(cell); // 从 mailbox 中删除该信元
        ->drv2gen; // 通知发生器该信元处理完毕
        end
endtask : run
// send(): 把信元发送给 DUT
task Driver : send(input UNI cell cell);
    ATMCellType Pkt;
    cell.pack(Pkt);
    $write("Sending cell: ");
    foreach (Pkt.Mem[i])
```

```
Swrite("%x", Pkt.Mem[i]); $display;
    // 遍历整个信元
    @ (Rx.cbr);
    Rx.cbr.clav<=1:
    for (int i=0; i \le 52; i++) begin
        // 如果没有使能,循环等待
        while (Rx.cbr.en===1'b1)@(Rx.cbr);
        // 置位信元开始信号、使能信号,发送字节 0(i==0)
        Rx.cbr.soc \le (i==0);
        Rx.cbr.data<=Pkt.Mem[i];
        @ (Rx.cbr);
    and
    Rx.cbr.soc<= 'z;
    Rx.cbr.data<=8'bx:
    Rx.cbr.clav <= 0;
endtask
```

例 11.20 的 Driver 回调类有两个回调任务,分别在信元发送前和发送后调用。Driver\_cbs类有一个默认情况下使用的空任务。测试集可以通过扩展 Driver\_cbs类来增加新的功能,而不需要修改 Driver类。

endclass: Driver\_cbs

监视器(Monitor)类只有一个简单的回调任务,在接收到一个信元时调用该任务。

# 例 11.21 Monitor 回调类

typedef class Monitor;

```
class Monitor cbs;
        virtual task post_rx(input Monitor drv,
                             input NNI cell cell);
        endtask : post_rx
   endclass : Monitor cbs
   例 11.22 的 Monitor 类和 Driver 类相似,使用 typedef 解决编译器对 Monitor_cbs 类
的依赖。
   例 11.22 Monitor 类
   typedef class Monitor cbs;
   class Monitor:
        vUtopiaTx Tx; // 连接 DUT 输出的虚拟接口
        Monitor cbs cbsq[$]; // 回调对象的队列
        int PortID:
        extern function new(input vUtopiaTx Tx, input int PortID);
        extern task run():
        extern task receive (output NNI_cell cell);
   endclass : Monitor
   // new(): 构造对象
   function Monitor : new (input vUtopiaTx Tx, input int PortID);
        this.Tx=Tx:
        this.PortID=PortID:
   endfunction : new
   // run():运行 monitor
   task Monitor :: run();
        NNI cell cell;
        f orever begin
        receive(cell):
        foreach (cbsq[i])
             cbsq[i].post rx(this, cell); // 接收信元后的回调
        end
   endtask : run
```

// receive():从 DUT 读取信元,打包成 NNI 格式的信元

All Demanded Region Trapper for the contribution of All Demanded All D

```
task Monitor : receive (output NNI_cell cell);
    ATMCellType Pkt;
    Tx.cbt.clav <= 1;
    while(Tx.cbt.soc! == 1'b1 && Tx.cbt.en! == 1'b0)
         @ (Tx.cbt):
     for (int i= 0; i<=52; i++ ) begin
         // 如果没有使能,循环等待
         while (Tx.cbt.en!==1'b0) @ (Tx.cbt);
        Pkt.Mem[i]=Tx.cbt.data;
         @ (Tx.cbt):
     end
    Tx.cht.clav \le 0:
     cell=new();
     cell.unpack(Pkt);
     cell.display($psprintf("@%Ot: Mon%Od: ", $time, PortID));
endtask : receive
```

记分板(scoreboard)通过 save\_expected 函数从 Driver 获得期望的信元,信元实际 上由监视器(monitor)的 check actual 函数接收。save\_expected()函数由例 11.7 中的 回调任务 Scb Driver cbs::post\_tx()调用,check\_actual()函数由例 11.8 中的 Scb\_ Monitor cbs::post rx()函数调用。

```
例 11.23 记分板(Scoreboard)类
class Expect cells;
    NNI_cell q[$];
     int iexpect, iactual;
endclass : Expect_cells
class Scoreboard:
    Config cfg;
     Expect_cells expect_cells[];
     NNI cell cella[$];
     int iexpect, iactual;
     extern function new(Config cfg);
     extern virtual function void wrap up();
```

```
extern function void save expected(UNI cell ucell);
     extern function void check actual (input NNI cell cell,
     input int portn);
     extern function void display(string prefix="");
endclass : Scoreboard
function Scoreboard: new (Config cfg);
     this.cfg=cfg:
     expect cells=new[NumTx];
     foreach (expect cells[i])
         expect cells[i]=new();
endfunction : Scoreboard
function void Scoreboard :: save expected (UNI cell ucell);
     NNI cell ncell=ucell.to NNI;
     CellCfgType CellCfg=top.squat.lut.read(ncell.VPI);
     $display("@%Ot: Scb save: VPI=%Ox, Forward=%b",
     $time, ncell.VPI, CellCfg.FWD);
     ncell.display($psprintf("@%Ot: Scb save: ", Stime)):
     // 寻找信元将要转发到的 Tx 端口
     for (int i = 0; i < NumTx; i++)
         if (CellCfg.FWD[i]) begin
             expect_cells[i].q.push_back(ncell); // 把信元保存到 q
             expect cells[i].iexpect++;
             iexpect++;
         end
endfunction : save expected
function void Scoreboard: check actual (input NNI cell cell,
                                          input int portn);
     NNI cell match;
     int match idx;
    cell.display($psprintf("@%Ot: Scb check: ", $time));
    if (expect_cells[portn].q.size()==0) begin
        $display("@ % Ot: ERROR: %m cell not found, SCB TX% Od empty",
```

Wilder Service Commission Commiss

```
$time, portn);
         cell.display("Not Found: ");
         cfq.nErrors++;
         return;
     end
     expect cells[portn].iactual++;
     iactual++;
     foreach (expect cells[portn].q[i]) begin
         if (expect cells[portn].q[i].compare(cell)) begin
             $display("@%Ot: Match found for cell", $time);
             expect cells[portn].q.delete(i);
             return:
         end
     end
     $display("@%Ot: ERROR: %m cell not found", $time);
     cell.display("Not Found:");
     cfq.nErrors++;
endfunction : check actual
// 输出仿真结束的报告
function void Scoreboard :: wrap up();
     $display("@%0t:%m%0d expected cells, %0d actual cells rcvd",
               $time, iexpect, iactual):
     // 寻找剩余的信元
     foreach (expect cells[i]) begin
         if (expect_cells[i].q.size()) begin
             $display("@%Ot:%m cells remain in SCB Tx[%Od] at end of test",
                     $time, i);
             this.display("Unclaimed:");
             cfq.nErrors++;
         end
     end
endfunction : wrap up
```

// 输出记分板的内容,主要用于调试

```
function void Scoreboard display (string prefix);
        $display("@%Ot:%m so far %Od expected cells, %Od actual
                rcvd", $time, iexpect, iactual);
        foreach (expect_cells[i]) begin
           $display("Tx[%0d]: exp= %0d, act= %0d",
                    i,expect cells[i].iexpect,expect_cells[i].iactual);
           foreach (expect cells[i].q[j])
               expect_cells[i].q[j].display(
                  Spsprintf("%sScoreboard: Tx%0d: ", prefix, i));
        end
   endfunction : display
   例 11.24 的类用来收集功能覆盖率数据。由于覆盖率只针对一个类里的数据,因此
在 Coverage 类里定义并例化了 covergroup。数据由 Coverage 类的 sample ()函数读取,
然后调用 couvergroup 的 sample()函数来记录。
   例 11.24 功能覆盖类
   class Coverage:
        bit [1:0] src;
        bit [NumTx-1:0] fwd;
       covergroup CG Forward;
           coverpoint src
               {bins src[]= ([0:3]):
               option.weight=0;}
            coverpoint fwd
               {bins fwd[]={[1:15]}; // 忽略 fwd==0
               option.weight=0;}
            cross src, fwd;
        endgroup : CG Forward
        function new:
            CG Forward=new; // 例化 covergroup
        endfunction · new
        // 采样输入数据
        function void sample (input bit [1:0] src,
                             input bit [NumTx-1:0] fwd);
            $display("@ % Ot: Coverage: src= %d. FWD= %b", $time, src, fwd);
```

this.src=src;

```
this.fwd=fwd;
         CG Forward.sample();
     endfunction : sample
endclass : Coverage
例 11.25 的 CPU driver 类包含了驱动 CPU 接口的方法。
例 11.25 CPU driver 类
class CPU driver;
     vCPU T mif;
     CellCfgType lookup [255:0]; // 复制一份查找表
     Config cfg;
     bit [NumTx-1:0] fwd;
    extern function new (vCPU T mif, Config cfg);
     extern task Initialize Host ();
     extern task HostWrite (int a, CellCfgType d); // 配置
     extern task HostRead (int a, output CellCfgType d);
     extern task run();
endclass : CPU driver
function CPU driver new (vCPU T mif, Config cfg);
     this.mif=mif;
     this.cfg=cfg;
endfunction : new
task CPU driver :: Initialize Host ();
     mif.BusMode <= 1;
     mif.Addr<=0:
     mif.DataIn <= 0;
     mif.Sel <= 1:
     mif.Rd DS<=1;
     mif.Wr RW<=1;
endtask : Initialize Host
task CPU driver::HostWrite (int a, CellCfgType d); // 配置
     #10 mif.Addr <= a; mif.DataIn <= d; mif.Sel <= 0;
     #10 mif.Wr RW<=0;
```

while (mif.Rdy\_Dtack!==0) #10; #10 mif.Wr RW<=1; mif.Sel<=1;</pre>

```
11.2 测试平台的模块 325
     while (mif.Rdv Dtack==0) #10;
endtask : HostWrite
task CPU driver: HostRead (int a, output CellCfgType d);
     #10 mif.Addr<=a; mif.Sel<=0;
     #10 mif.Rd DS <= 0;
     while (mif.Rdy Dtack! == 0) #10;
     #10 d=mif.DataOut; mif.Rd DS<=1; mif.Sel<=1;
     Alternate Tests 377
     while (mif.Rdy Dtack==0) #10;
endtask : HostRead
task CPU driver :: run();
     CellCfgType CellFwd;
     Initialize Host();
     // 诵讨主机接口配置
     repeat (10) @ (negedge clk);
     Swrite ("Memory: Loading ... ");
     for (int i=0; i <= 255; i++) begin
         CellFwd.FWD= $ urandom();
 'ifdef FWDALL
         CellFwd FWD= '1
 'endif
         CellFwd.VPI=i:
         HostWrite(i, CellFwd);
         lookup[i]=CellFwd:
     end
     // 验证存储器
     $ write("Verifying ...");
     for (int i=0; i \le 255; i++) begin
         HostRead(i, CellFwd);
         if (lookup[i]!=CellFwd) begin
            $display("FATAL, Mem Loc 0x% x contains 0x% x, expected 0x% x",
                     i, lookup[i], CellFwd);
            $finish;
         end
     end
```

```
$display("Verified");
endtask : run
```

# 11.3 修改测试

例 11.2 中的最简单的测试只使用了很少的约束。在验证期间,根据要测试的功能需要建立很多测试集。每个测试集使用不同的种子运行。

# 11.3.1 第一个测试——只有一个信元的测试

係运行的第一个测试可能只有一个信元。如例 11.26 所示,可以在随机化前通过扩展 Config类来增加新的约束和对象。如果第一个测试成功了,可以先增加到两个信元,然后 取消约束,以运行更长的序列。

```
例 11.26 只有一个信元的测试
program automatic test
    # (parameter int NumRx=4, parameter int NumTx=4)
    (Utopia.TB Rx Rx[0:NumRx-1],
   Utopia.TB Tx Tx[0:NumTx-1],
   cpu ifc. Test mif,
   input logic rst, clk);
'include "environment.sv"
     Environment env:
    class Config 1 cell extends Config;
         constraint one cells {nCells==1; }
        function new(input int NumRx, NumTx);
             super.new(NumRx, NumTx);
         endfunction : new
     endclass : Config 1 cells
    initial begin
         env=new(Rx, Tx, NumRx, NumTx, mif);
        begin // 仅仿真 1个信元
             Config 1 cells c1=new(NumRx, NumTx);
             env.cfq=cl;
         end
```



```
env.gen cfg(); // 配置成只有 1 个信元
        env.build();
        env.run();
        env.wrap up();
    end
endprogram // test
```

# 11.3.2 随机丢弃信元

下一个测试通过随机地丢弃一些信元来人为地产生错误,如例 11.27 所示。你需要 建立一个用来设置丢弃标志的新的 driver 回调类,然后在测试中增加这个新功能。

```
例 11.27 通过 driver 回调测试信元的丢失
program automatic test
    # (parameter int NumRx=4, parameter int NumTx=4)
    (Utopia.TB Rx Rx[0:NumRx-1],
    Utopia.TB Tx Tx[0:NumTx-1],
    cpu ifc. Test mif,
    input logic rst, clk);
'include "environment.sv"
    Environment env;
    class Driver cbs drop extends Driver cbs;
        virtual task pre tx(input ATM cell cell, ref bit drop);
            // 在每 100 个事务中随机地丢弃 1 个
            drop= (\$ urandom range(0,99)==0);
        endtask
    endolass
    initial begin
    env=new(Rx, Tx, NumRx, NumTx, mif);
    env.gen_cfg();
    env.build();
   begin // 故障注入
        Driver cbs drop dcd=new();
        env.drv.cbs.push_back(dcd); // 放入 driver 的队列
    end
```

```
env.run();
env.wrap_up();
end
endprogram // test
```

# 11.4 结论

本章展示了如何根据本书的指导构造一个分层的测试平台。通过回调和多个环境、 只需要修改一个文件就能建立新的测试,增加新的功能。

本章的测试平台至少在基本的覆盖组方面可以实现 ATM 交换机的 100%功能覆盖,该者可以通过这个例子仔细研究 System Verilog 的测试平台。



# SystemVerilog 与 C 语言的接口

Verilog 使用编程语言接口(Programming Language Interface)来限 C 语言程序交互。 PLI 先后经历了三代变化(TF、ACC 和 VPI 程序),使用 PLI 可以生成延迟计算器,以连接和同步多个仿真器,并增加诸如波形显示等调试工具。但是、PLI 最大的优点同时也成为了它最大的缺点。即使你只想通过 PLI 连接一个简单的 C 程序,你也要写大量的代码,并理解很多概念。这些概念包括多个仿真阶段的同步、调用段(call frames)、实例指针(instance pointer)等等。此外,PLI给仿真带来了额外的负担,因为为了保护 Verilog 的数级结构,优点器必须不断地在 Verilog 和 C 语言域之间刻制数据。

System Verilog 引入了直接编程接口(DPI. Direct Programming Interface),它能更加简单地连接C、C++或者其他非 Verilog 编程语言。一旦你声明或者使用 import 语句"导人"了一个 C 子程序、你就可以像调用 System Verilog 中的子程序一样来调用它。此外 C 代码也可以调用 System Verilog 中的子程序一样来调用它。此外 C 代码可以读取激励。包含一个参考模型或仅仅扩展 System Verilog 的功能。

如果你手头有一个不会消耗很多运行时间的 SystemC 模型,并且希望将它连接到 SystemVerilog 中去,就可以使用 DPI。对于 SystemC 模型中的那些费时的方法,最好使用 依常用的债益器里内管的工具来调用。

本章的前半部分将以数据为中心,介绍如何在 SystemVerilog 和 C 语言之间传递不同 的数据类型。后半部分将以控制为中心,介绍如何在 SystemVerilog 和 C 语言之间传递控 编信号。

# 12.1 传递简单的数值

本章最初的几个例子將介绍如何在 SystemVerilog 和 C 语言之间传递整数类型,以及 如何在 System Verilog 和 C 语言里定义子程序及其参数。最后的几个小节将介绍如何传 递数组和结构。

# 12.1.1 传递整数和实数类型

SystemVerilog 和 C 之间可以传递的最基本的數据类型就是 int. 它是一个双状态。 32 位的数据类型。例 12.1 示范了 SystemVerilog 代码如何调用 12.2 中的 C 语言的 factorial 子程序。

# 例 12.1 SystemVerilog 代码调用 C语言子程序 factorial

```
import "DPI-C" function int factorial (input int i);
program automatic test;
    initial begin
        for (int i=1; i \le 10; i++)
            Sdisplay("% 0d! =% 0d", i, factorial(i));
    end
```

endprogram

import 语句声明了 System Verilog 子程序 factorial 使用其他语言(如 C、C++)实 现, 修饰符"DPI-C"表明这是一个 DPI 子程序, 该语句的剩余部分描述了子程序的参数。

例 12.1 使用 System Verilog 中的 int 类型格一个 32 位有符号整数值直接传递给了 C 的 int 举刑亦量<sup>①</sup>。例 12.2 中的 C 函数接受一个整数作为输入,所以 DPI 通讨参数传递 了一个数值。

#### 例 12.2 C语言 factorial 函数

```
int factorial (int i) {
   if (i<=1) return 1:
   else return i* factorial(i-1);
```

# 12.1.2 导入(import)声明

import 声明定义了 C 任务和函数的原型,但使用的是 SystemVerilog 的数据类型。 带有返回值的 C 函数会被映射成一个 SystemVerilog 函数。void类型的 C 函数则被映射 成一个 System Verilog 任务或者 void 函数。

如果 C 函数名跟 SystemVerilog 中的命名冲突,你可以在导入时赋予新的函数名。在 例 12.3 中,C 函数 test 在 SystemVerilog 中被赋予了新函数名 my test。因为 expect 是 System Verilog 中的一个保留字,所以把 C 函数 expect 映射到 System Verilog 中的 fexpect。这时 expect 变成一个全局有效的符号,用来连接 C 语言代码,而 fexpect 是 SystemVerilog 中局部有效的符号。子程序不可以被重载,例如,不能在 expect 函数中导人 一次实型参数,然后再导入一次整型参数。

### 例 12.3 改变导人函数的名字 program automatic test:

```
// 改变 C 函数名"test"为"mv test"
import "DPI-C" test=function void my test();
```

① SystemVerilog 的 int 类型始终是 32 位的,而 C 语中 int 类型的宽度则取决于不同的操作系统。

```
initial my_test();
```

```
// c 函數与关键词同名,需要修改函数名
import "DPI- C" \expect=function int fexpect();
...
if (actual! = fexpect()) $display("ERROR");
...
```

endprogram

在 System Verilog 中,凡是允许声明子程序的地方都可以导入子程序。例如 program, module, interface, package 或者编译单元空间sunit。被导入的子程序将只在它被声明的空间中有效。如果你需要在代码的多个地方调用同一个导入函数,可以将 import 声明 放在一个 package 中,并在需要的地方导入 package。这样对 import 声明的任何修改都集中在该 package 中。

# 12.1.3 参数方向

导人的C子程序可以有多个参数或者没有参数。缺省情况下,参数的方向是 input (即数据从 System Verilog 前向 C 函数),但是参数的方向也可以定义为 output 和 inout。参数方向 ref 则不被支持。函数可以返回一个简单的值,如整数或实数,如果你声明其为 viod,则函数没有返回值。

#### 例 12.4 参数方向

为了减少 C 代码中的漏洞, 你可以将任何输入参数定义为 const。这样一旦对输入 亦借进行写操作, C 语言编译器就会报告。

### 例 12.5 参数为常数的 factorial 子程序

```
int factorial(const int i) {
   if (i<=1)return 1;
   else     return i* factorial(i-1);</pre>
```

# 12.1.4 参数类型

通过 DPI 传递的每个变量都有两个相匹配的定义。一个是 System Verilog 的。一个是 C 语言的。 你需要确保使用的是兼容的数据类型。 System Verilog 仿真整不能比较数据类 型。因为它无法读取 C 代码。(VCS 仿真器会为导入的子程序生成 C 头文件 vc\_hdrs.h。 你可以使用这个文件作为类型匹配的参考。) 表格 12.1 给出了 Syetem Verilog 和 C 语言子程序输入输出之间的数据类型的映射关系。C 结构类型在头文件 svdpi.h 中定义。数组映射将在 12.4 和 12.5 小节中介绍,结构类型将在 12.6 小节中介绍。

表 12.1 SystemVerilog 和 C 语言之间的数据类型映射

SystemVerilog	C(输入)	C(输出)	
byte	char	char'	
shortint	short int short int		
int	int	int*	
longint	long long int	int long int*	
shortreal	float	float*	
real	double	double*	
string	const char'	char'	
string[N]	const char'	char'	
bit	svBit or	svBit' or	
	unsigned char	unsigned char	
logic, reg	swLogic or	svLogic' or	
	unsigned char	unsigned char*	
bit[N:0]	const svBitVecVal*	svBitVecVal*	
reg[N:0]	const svLogicVecVal*	svLogicVecVal*	
logic[N:0]			
open array[]	const svOpenArrayHandle	svOpenArrayHandle	
chandle	const void	void*	



值得注意的是有些映射并不精确。例如、SystemVerilog 中的 bit 类型 映射到 C 语言中的 swBit. 商 swBit. 在 头 文 件 swdpi. h 中最后 映射 为 unsigned char 类型。但这样一来你就可能会在变量的高位写入非法的数据值。

SystemVerilog语言参考手册(I.RM)将导入函数的返回值限定为"小类型(small values)"。包括 void, byte, shortrint, int, longint, real, shortreal, chandel 和 string,以及数据类型 bit和 logic的比特值。函数不能返回 bit[6:0]这样的向量,因为 这要求函数返回一个指向 svsitVecVal 结构的指针。

# 12.1.5 导入数学库函数

例 12.6 示范了如何直接调用 C 语言数字函数库中的多个函数,而不需要使用 C 封装 (wrapper),这样就减少了需要编写的代码量。例子中 Verilog 的 real 类型映射为 C 语言 的 double 类型。

#### 例 12.6 导入 C 数学函数

import "DPI-C" function real  $\sin(input real r)$ ; ...

initial sdisplay("sin(0) = f", sin(0.0));

#### 连接简单的 C 子程序 12.2

你的 C 代码可能包含一个仿真模型,例如一个处理器,这个仿真模型跟 Verilog 模型 一起被例化。你的 C 代码也可能是一个跟 Verilog 事务级或者周期级的模型相对等的参 考模型。本章的大部分将以一个 C/C++描述的 7 位计数器为例。虽然该计数器非常简 单,但是它具有一个复杂模型的所有构成,包括输入、输出、保存调用的内部数值的存储空 间以及对多次例化的支持。

# 12.2.1 使用静态变量的计数器

#include<svdpi.h>

例 12.7 给出了一个7位计数器的 C 代码,它使用一个静态变量来保存计数器的计 数值。

#### 例 12.7 使用一个静态变量的计数器函数

```
void counter7(svBitVecVal * o,
             const svBitVecVal * i,
             const svBit reset,
             const svBit load) {
   static unsigned char count=0;
                                 // 静态的计数变量
   if (reset) count=0;
                                 // 复位
   else if (load) count= * i;
                                 // 加载数值
                                 // 计数
   else
                 count++:
   count &= 0x7f:
                                 // 最高位清 0
   * o= count:
}
```

reset 和 load 信号是一个双状态的比特信号,所以它们以 svBit 举型进行传递,而 svBit 最后则简化为 unsigned char 类型。输入 i 是双状态 7 比特位宽的变量,它作为 svBitVecVal 类型来传递。注意它以 const 指针的形式进行传递, 这表明指针指向的数 值可以改变,但是指针本身的值不能改变,例如不能将指针指向另一个触址。同样,reset. 和 load 输入信号也被标记为 const。在本例中,7 位计数值保存在一个字符类型变量中, 所以你需要屏蔽其最高位值。

头文件 sydpi.h 包含了 SystemVerilog DPI 结构和方法的定义。本意接下来的所有 例子中,除非讨论时特別需要,否则都将省去#include声明语句。

例 12.8 给出了一个导入并调用 C 语言 7 位计数器函数的 System Verilog 程序。

#### 例 12.8 使用静态存储的 7位计数器的测试平台

import "DPI-C" function void counter7 (output bit [6:0] out,

program automatic counter; bit [6:0] out, in; hit

initial begin

reset=0: load=0: in=126; out=42:

reset, load;

```
input bit [6:0] in,
                             input bit reset, load);
Smonitor("SV: out=%3d, in=%3d, reset=%0d, load=%0d\n",
        out, in, reset, load);
                                    // 使用缺省值
counter7(out, in, reset, load);
```

// 复位

end endprogram

# 12.2.2 chandle 数据类型

#10 reset=1;

counter7(out, in, reset, load);

chandle数据类型允许你在 System Verilog 代码中存储一个 C/C++指针。一个 chandle变量的宽度足够在其被编译的机器上保存一个指针变量,例如32 位或者64 位。

在例 12.7 中,如果设计中仅存在一个实例,那么计数器就能很好地工作。计数值保存 在一个静态变量中,所以当你例化第二个计数器的时候,该静态变量就会被覆盖。如果你需 要多次例化一个 C 程序,则不能在 C 代码中把变量保存在静态变量中。更好的办法是分配 存储空间,并在给函数传递输入输出信号值的同时传递指向这块存储空间的句柄。例 12.9 给出了一个将计数值保存在结构 c7 中的 7 位计数器。这对一个简单计数器来讲可能是没 有必要的,但是如果你要为一个大型设备创建一个模型,这个例子可以作为参照。

### 例 12.9 使用实例存储的计数器程序

```
# include < svdpi.h>
```

# include<malloc.h>

# include<veriuser.h>

```
typedef struct { // 保存计数值的结构
   unsigned char cnt;
} c7;
```

```
// 创建一个计数器结构
void* counter7 new() {
   c7* c= (c7*) malloc(sizeof(c7));
   c->cnt=0:
   return c:
3
// 计数器运行一个周期
void counter7(c7 * inst.
            svBitVecVal* count.
            const svBitVecVal*i,
            const svBit reset,
            const svBit load) {
   if (reset) inst->cnt=0:
                                // 复位
                                  // 加载数值
    else if (load) inst->cnt= * i;
                                  // 计数
    else
                 inst->cnt++:
                                  // 最高位置 0
    inst->cnt &=0x7f;
    * count=inst->cnt:
                                  // 赋值给输出变量
    io printf("C: count=%d, i=%d, reset=%d, load=%d\n",
            *count. *i. reset. load);
```

该例子中定义了一个新方法 counter7 new 来构建计数器实例。该方法返回一个 chandle 类型的指针,该指针必须传递给调用 counter 7 的代码。

C代码使用了PLI任务 io printf来打印调试消息。这个子程序在同时调试 C 和 System Verilog 代码的时候非常有用,因为它跟\$display 函数一样写人到同一个输出,包 括仿真器的日志文件。该子程序在 veriuser.h 中定义。

这个计数器测试平台跟使用静态变量的计数器测试平台相比有几点不同。首先,计 数器在使用前需要创建。其次,计数器在时钟边沿调用,而非在加载激励时调用。为简单 起见,可以在时钟上升沿调用计数器,在时钟下降沿加截激励,以避免信号竞争。

# 例 12.10 使用独立实例存储空间的 7 位计数器的测试平台

```
import "DPI-C" function chandle counter7 new();
import "DPI-C" function void counter7
   (input chandle inst.
   output bit [6:0] out.
   input bit[6:0] in,
   input bit reset, load);
```

program automatic test;

```
// 测试计数器的两个实例
  initial begin
      bit [6:0] o1, o2, i1, i2;
                reset, load, clk1;
                                      // 指向 C中的存储空间
       chandle inst1, inst2;
      inst1=counter7 new();
       inst2=counter7_new();
       fork
           forever #10 clk1 = ~ clk1;
           forever @ (posedge clk1) begin
               counter?(instl. ol, il, reset, load);
               counter7(inst2, o2, i2, reset, load);
           end
       join none
       reset=0;
       load=0;
       i1 = 120:
       i2=10:
       @ (negedge clk1);
       load=1:
       @ (negedge clk1);
       load=0:
   end
endprogram
```

# 12.2.3 值的压缩(packed)

字符串"ppI-c"<sup>①</sup>表明你在使用压缩值的表示方式。这种方式将 SystemVerilog 变量 保存在含有一个或者多个元素的 C 数组中。一个双状态变量使用 svBitVecVal 类型来保存,而双状态数组则使用多个 svBitVecVal 类型的元素来保存。

出于性能上的考虑. System Verilog 仿真器可能不会在调用了一个 DPI 函数之后屏蔽

① LRM 的早期版本中使用"DPI"。但是这个用法已经被废弃、并且不应该再使用。

变量未使用的高位,所以 System Verilog 变量的值可能会产生错误。在 C 语言中需要确保 这些变量的正确使用。

如果需要在位(bit)和字(word)之间进行转换,那么可以使用宏 SV PACKED DATA NELEMS。例如,将 40 位转换成两个 32 位长的字(如图 12.1 所示),可以使用 SV PACKED DATA NELEMS (40) .




图 12.1 40 比特双状态变量的存储

#### 12, 2, 4 四状态数值

SystemVerilog 中的所有四状态比特变量在仿真器中使用两个比特进行存储,通常称为 aval和 bval<sup>①</sup>,如表 12.2 所示。

四状态值	aval	bval	四状态值	aval	bval
0	0	0	Z	0	1
1	1	0	x	1	1

表 12.2 四状态比特编码

单比特的四状态变量,例如 logic f,用一个无符号的字节保存,aval 保存在最低位, bval 保存在紧邻的高位。所以数值 1'b0 在 C 语言中看到的是 0x0,1'b1 是 0x1,1'bz 是 0x2,1'bx 是 0x3。

四状态向量比如 logic [31:0] lword使用一对 32 比特的 svLogicVecVal 变量保 存,每对变量分别包含所有的 aval 位和 bval 位。32 位变量 lword 保存在单个的 sv-LogicVecVal 变量中。寬度超过 32 位的变量存储在多个 svLogicVecVal 元素中,第 一个元素包含低 32 位数值,第二个变量元素包含紧接着的 32 位数值,这样直到最高 位。一个 40 位的 logic 变量的低 32 位保存在一个 svLogicVecVal 变量中,剩 余的高8位保存在第二个变量中(图12.2)。第二个变量中未使用的高24位数值不

aval 31:0	1 01 64
bval 31:0	
Unused	aval 39:31
Unused	bval 39:31

图 12.2 40 比特四状态变量的存储

① 注意:P1800-2005 SystemVerilog 语言参考手册中对 vpi vecval 的定义有错,其中提到的 a 和 b 应当 是 aval 和 bval、这一点跟 PLI/VPI 是一致的。2008 版本的语言参考手册修正了这个错误。

确定,应该根据需要对它们进行屏蔽或者把它们扩展为符号位。svLogicVecVal类型等同于s\_vpi\_vecval类型,后者在 VPI(Verilog Programming Interface)中被用来表示诸如 logic等的四状态数据类型。



要特别注意不带比特下标或者只带单比特下标的参数声明。参数 a 如果声明为 input logic a,那么它会被当成一个unsigned char 类型存 倘。 而参数 input logic [0:0] b 则会被保存在 svLogicVecVal 中,即使 它只会有一个比棒。

例 12.11 给出了一个导人四状态计数器的声明。

```
例 12.11 检查 2 和 X 值的计数器测试平台
```

```
import "DPI-C" function chandle counter7_new();
import "DPI-C" function void counter7
   (input chandle inst,
   output logic[6:0] out,
   input logic[6:0] in,
   input logic reset, load);
```

例 12.9 中所示的计数器假定所有的输入为双状态。例 12.12 扩展了这段代码,对 reset、load 和 i 信号,检查其值为 x 和 z 的情形。实际的计数值仍然是双状态数值。

```
例 12.12 检查 X 和 Z 值的计数器程序
```

```
// 将例 12.9 中的 counter7 替换为四状态变量
void counter7(c7 * inst,
svLogicVecVal* count,
```

```
const svLogicVecVal* i,
const svLogic reset,
const svLogic load) {
```

if (reset & 0x2) { // 仅检查标量的 bval 位

```
io_printf("Error: Z or X detected on reset\n\n");
return;
```

if (load & 0x2) { //仅检查标量的 bval 位

```
io_printf("Error: Z or X detected on load\n\n"); return;
```

if (i->bval) { //仅检查 7 比特向量的 bval 位 io\_printf("Error: Z or X detected on i\n\n"); return;

```
// 复位
if (reset)
            inst->cnt=0;
else if (load) inst->cnt=i->aval; //加载数值
                                // 计数
else
            inst->cnt++;
inst->cnt&=0x7f;
                                 // 最高位清 0
count -> aval = inst -> cnt:
                                // 赋值给输出变量
count->bval=0;
```

如果导入的函数中出现了异常,你想要强行彻底中止当前的仿真,那么可以调用 VPI 方法 vpi control (vpiFinish, 0)。该方法和常数在头文件 vpi user.h 中定义。 vpiFinish 表示仿真器在导入函数返回后执行\$ finish 系统任务。

#### 12 2 5 从双状态数值转换到四状态数值

如果你的 DPI 应用程序使用的是双状态类型,但你想让它转变成能够处理四状态类 型,可以参考以下方法。

在 System Verilog 方面,需要在导入声明中把双状态类型改为四状态类型,比如修改 bit 和 int 类型为 logic 和 integer。同时需要确保调用函数的时候使用的是四状态类 型的变量。

在C程序方面,需要将参数类型定义中的 svBitVecVal 替换成 svLogicVecVal。任 何对这些参数的引用都需要使用.aval 前缀以便正确地访问数据。当从四状态变量中读 取数据的时候,需要检查 bval 位是否存在 X 或者 Z 值。当写人四状态变量的时候,除非 需要写入 2.或者 x 值,否则需要清除 bval 位中的值。

#### 12.3 调用 C++程序

在 System Verilog 中可以使用 DPI 调用 C 或者 C++子程序。模型的抽象层次不同, 则调用 C++代码的方法也有所不同。

# 12.3.1 C++中的计数器

例 12.13 是一个使用双状态输入的 7 位计数器的 C++类。它可以跟例 12.10 中的 System Verilog 测试平台以及例 12.14 中的 C++封装代码(wrapper code) - 起使用。

#### 例 12.13 计数器类

```
class Counter7 (
public:
    Counter7():
    void counter7_signal(svBitVecVal* count,
                       const svBitVecVal* i.
                       const svBit reset,
                       const syBit load);
```

```
private:
    unsigned char cnt;
1;
Counter7::Counter7() {
                        // 计数器初始化
   cnt = 0:
void Counter7::counter7 signal(svBitVecVal* count,
                          const svBitVecVal* i,
                         const svBit reset,
                         const syBit load) {
    if (reset) cnt=0;
                             // 复位
                             // 加载数值
    else if (load) cnt=* i;
                             // 计数
    else
                 cnt++;
    cnt &= 0x7F:
                             // 最高位清 0
   * count=cnt;
}
```

# 12.3.2 静态方法

DPI 只能调用静态的 C 或者 C++方法,即在链接时已经存在的方法。这样一来, System Verilog 代码就不能调用对象中的 C++方法,因为被调用的对象在目标代码链接 器(linker)运行时还不存在。

解决方法是创建可以与 C++动态对象和方法通信的静态方法,如例 12.14 所示。第 一方法 counter7\_nex 为计数器创建了一个对象,并且返回该对象的句柄。第二个静态 方法 counter7\_使用故象句板来调用 C++方法执行计数器。

### 例 12.14 静态方法和链接

```
extern "C" void* counter7_new()
{
    return new Counter7;
}

// 调用一个计数器实例.并传递信号值
extern "C" void counter7(void* inst,
    svBitVecVal* count,
    const svBit reset,
    const svBit load)
```

```
1
    Counter7 * c7= (Counter7 * ) inst;
   c7->counter7 signal(count, i, reset, load);
```

代码 extern "C"告诉 C++编译器, 送入链接器的外部信息应当使用 C 调用风格,并 且不能执行名字调整(name mangling)。你可以在 SystemVerilog 调用的每个方法前加上 它,或者也可以将一系列方法放入 extern "C" {...}中。

从测试平台的角度来看、C++计数器看起来就像每一个实例都独立保存计数值的计 数器,如例 12.9 所示,所以对这两个计数器你可以使用如例 12.10 所示的同一个测试 平台。

#### 和事务级(Transaction Level)C++模型通信 12. 3. 3

前面给出的 C/C++代码都是跟 SystemVerilog 在信号级通信的较低级别的模型。 这样做的效率比较低,例如计数器在每一个时钟沿都会被调用,即使数据或者输入控制信 号没有任何变化。当需要创建复杂设备的模型的时候,例如外理器和网络设备,使用事务 级通信会使仿真的速度加快。

例 12.15 中的 C++计数器模型含有事务级的接口,使用方法而非信号和时钟来讲行 通信。

#### 例 12.15 使用方法通信的 C++ 计数器

```
class Counter7 {
public:
    Counter7():
    void count();
    void load(const syBitVecVal* i):
    void reset():
    int get();
private:
    unsigned char cnt;
}:
Counter7::Counter7() {
                           // 计数器初始化
    cnt = 0:
void Counter7::count() {
                          // 计数器递增
    cnt=cnt + 1;
    cnt &= 0x7F;
                            // 最高位清 o
```

```
void Counter7::load(const svBitVecVal* i) {
   cnt=* i;
                           //最高位清 0
   cnt &= 0x7F;
void Counter7 :: reset() {
   cnt=0;
}
// 从 svBitVecVal 指针中获取计数器值
int Counter7::get() {
   return cnt;
1
```

C++的 reset、load 和 count 等动态方法都被封装到静态方法中,这些静态方法伸 用从 SystemVerilog 传递来的对象句柄,如例 12.16 所示。

```
例 12.16 C++ 事务级计数器的静态封装(wrapper)
#ifdef cplusplus
extern "C" {
#endif
void* counter7 new() {
   return new Counter7:
ŀ
void counter7_count(void* inst){
   Counter7 * c7= (Counter7 * ) inst;
   c7->count();
}
void counter7 load(void* inst, const svBitVecVal* i) {
   Counter7 * c7= (Counter7 * ) inst;
   c7->load(i);
void counter7 reset(void* inst) {
   Counter7 * c7= (Counter7 * ) inst;
   c7->reset();
```

```
}
int counter7_get(void* inst) {
    Counter7 * c7=(Counter7 * ) inst;
    return c7->get();
}
#ifdef __cplusplus
}
# endif
```

测试平台直接调用事务级计数器的 OOP接口。例 12.17 中含有 SystemVerilog 导人 语句和封装 C+ +对象的类。这允许你将 C+ +句柄隐藏在类中。注意 get ()函数返回 的是一个 int (32 位有符号数)而不是 bit[6:0]。因为后者需要返回一个指向 syBitVecVal类型的指针,如表 12.1 所示。导入函数不能返回指针,它只能返回小类型 (small value),如 void,byte,shortint,int,longint,real,shortreal,chandle,string 以及 bit 和 logic类型的比特值。

### 例 12.17 使用方法的 C++ 模型的测试平台

### // 用类封装计数器接口以隐藏 C++ 实例的句柄

```
class Counter7;
  chandle inst;

function new;
  inst=counter7_new();
endfunction

function void count();
  counter7_count(inst);
endfunction

function void load(bit[6:0] val);
  counter7_load(inst, val);
```

```
endfunction
```

```
function void reset();
       counter7 reset(inst);
   endfunction
   function bit [6:0] get();
       return counter7 get(inst);
   endfunction
endclass : Counter7
例 12.18 使用方法的 C++ 模型的测试平台
program automatic counter;
   Counter7 cl:
   initial begin
       cl=new;
       cl. reset();
        $display("SV: Post reset: counter1=%0d", cl.get());
       cl. load(126);
        if (cl. get()!=126) $ display("Error in load");
       cl. count(); // count=127
       c1. count(); // count=0
       if (cl. get()!=0) $display("Error in rollover");
   end
```

endprogram

#### 12.4 共享简单数组

到现在为止你已经了解了如何在 SystemVerilog 和 C 中传递标量和向量。一个典型 的 C 模型可能会读人一个数组,执行一些计算然后返回另一个数组作为执行结果。

#### 12.4.1 一维数组——双状态

例 12. 19 是一个计算斐波拉契级数前 20 个数值的子程序。它被例 12. 20 中的 SystemVerilog 代码调用。

# 例 12.19 计算斐波拉契级数的 C 子程序 void fib(svBitVecVal data[20]) { int i: data[0]=1; data[1]=1; for (i= 2; i<20; i++) data[i]=data[i-1] + data[i-2]; 例 12.20 斐波拉契子程序的测试平台 import "DPI-C" function void fib (output bit [31:0] data[20]); program automatic test; bit [31:0] data[20]: initial begin fib(data); foreach (data[i]) \$display(i,,data[i]); end endprogram

注意斐波拉契数组是在 SystemVerilog 中进行分配和存储的,它们是在 C 程序中计算 出来的,没有任何办法可以在 System Verilog 中引用 C 分配的数组。

# 12.4.2 一维数组——四状态

例 12.21 给出了四状态数组的斐波拉塑 C 子程序。

```
例 12.21 计算四状态输入数组的斐波拉契 C 子程序
```

```
void fib(svLogicVecVal data[20]) {
   int i:
   data[0].aval=1; // 赋值给 aval 和 bval
   data[0].bval=0:
   data[1].aval=1;
   data[1].bval=0:
   for (i= 2; i<20; i++ ) {
       data[i].aval=data[i-1].aval + data[i-2].aval;
       data[i].bval=0; // 别忘了将 bval 归零
```

#### 例 12.22 带四状态数组的斐波拉契 C 子程序的测试平台

```
import "DPI- C" function void fib (output logic [31:0] data[20]);
p rogram automatic test;
    logic [31:0] data[20];
    initial begin
          fib(data):
           foreach (data[i]) $ display(i,,data[i]);
    end
endprogram
```

第12.2.5 节描述了如何将一个双状态的应用转换成四状态。

#### 12.5 开放数组(open array)

当需要在 System Verilog 和 C 之间共享数组的时候, 你有两个选择。为了得到最快的 仿真速度,可以采用反向工程的方式分析出数组在 System Verilog 的存储方式,而在 C 中 根据数组的内存映射方式进行操作。这种方法很容易出错,也意味着一旦任何一个数组 的大小有变化,必须重新编写和调试 C 代码。 更稳妥的方法是使用"开放数组(open array)"和对应的 System Verilog 子程序来操作它们。这使得你能够编写出可以操作任何 大小数组的通用C代码。

# 12.5.1 基本的开放数组

endprogram

例 12. 23 和 12. 24 演示了如何在 SystemVerilog 和 C 之间使用开放数组来传递一个 简单的数组。在 System Verilog 的 import 语句中使用空白的方括号[]来表明要传递的是 一个开放数组。

#### 例 12.23 调用带有开放数组的 C 子程序的测试平台

```
import "DPI-C" function void fib oa (output bit [31:0] data[]):
program automatic test;
    bit [31:0] data[20], r:
    initial begin
          fib oa(data);
          foreach (data[i])
              $display(i,,data[i]);
    end
```

C 代码可以使用 svOpenArrayHandle 类型的句柄来引用开放数组。该句柄指向一个

含有字范围等开放数组信息的结构。你可以调用 svGetArrayPtr 等方法来获取实际的数 组元素。

### 例 12.24 使用基本开放数组的 C 代码

```
void fib oa (const svOpenArrayHandle data oa) {
    int i, * data;
    data= (int * ) svGetArrayPtr(data oa);
    data[0]=1;
   data[1]=1;
    for (i= 2; i<=20; i++)
        data[i]=data[i-1] + data[i-2];
```

# 12.5.2 开放数组的方法

在 svdpi.h 中定义了很多可以访问开放数组的内容和范围(range)的 DPI 方法。这 些方法仅对定义为 svOpenArrayHandle 的开放数组句柄起作用,而不适用于 svBitVecVal 或者 svLogicVecVal 类型的指针。使用下面的方法可以得到有关开放数组 大小的信息。

表 12.3 开放数组查询函数

<b>电影性系统中心等于高一数</b> 中。中国	描述。
int svLeft(h, d)	维数 d 的左边界
int svRight(h, d)	维数 d 的右边界
int svLow(h, d)	维数 d 的下界
int svHigh(h, d)	维數 d 的上界
int svIncrement(h, d)	如果左边界大于等于右边界则返回 1,
	如果左边界小于右边界则返回-1
int svSize(h, d)	维数 d 的元素总数目: svHigh-svLow+1
int svDimension(h)	开放数组的维数
int svSizeOfArray(h)	以字节计量的數组大小

在表 12.3 中,变量 h 是 svOpenArrayHandle 类型,而 d 是 int 类型。 函数返回整个数组或者单个元素在 C 中存储的位置, 见表 12.4。

表 12.4 开放教组的定位函数

函 数	返回指针类型
void 'svGetArrayPtr(h)	整个数组的存储位置
<pre>void 'svGetArrElemPtr(h, i1,)</pre>	数组中的一个元素
<pre>void * svGetArrElemPtr1(h, i1)</pre>	一维数组中的一个元素
void 'svGetArrElemPtr2(h, i1, i2)	二维数组中的一个元素
void 'svGetArrElemPtr3(h, i1, i2, i3)	三维数组中的一个元素

## 12.5.3 传递大小未定义的开放数组

在例 12. 24 中,C 函数假定数组有 5 个元素,编号从 0~4。例 12. 25 调用了一个参数 为二维数组的函数。C 函数使用了 svLow 和 svHigh 方法来确定数组的范围,所以在该例中,没有使用通常的 0 到 size-1 的下标表示方法。

#### 例 12.25 调用参数为多维开放数组的 C 函数的测试平台

MI so on mirro

}

例 12. 25 调用了例 12. 26 中的 C 子程序,该 C 子程序使用开放数组的方法来读取数组。 方法 svLow (handle, dimesion)返回指定维数的最小索引值。所以对范围为[6:1]的数组来说,svLow (h,1)返回 1。类似地,svRigh (h,1)返回 6。在 C 的 for 循环中,应当使用 svLow 和 svHich,

svLeft 和 svRight 方法返回数组声明中的左边索引值和右边索引值,对[6:1]来说。 即为6和1。在例12.26的正中间,svGetArrElemPtr2方法的调用返回一个指向二维数 组某个示意的指针。

#### 例 12.26 参数为多维开放数组的 C 代码

```
void mydisplay(const svOpenArrayHandle h) {
   int i, j;
   int lol=svLow(h, 1);
   int hil=svHigh(h, 1);
   int hi2=svHigh(h, 2);
   int hi2=svHigh(h, 2);
   for (i=lol; i<=hil; i++) {
      for (j=lo2; j<=hi2; j++) {
        int * a= (int*) svGetArrElemPtr2(h, i, j);
        io printf("C: a[%d][%d]=%d\n", i, j, * a);
      * a=i*j;
   }
}</pre>
```

## 12.5.4 DPI 中压缩(packed)的开放数组

在 DPI 中...一个开放数组被视为拥有一个压缩的维度和一个或多个非压缩的维度。 你可以传递多维的压缩数组.只要该压缩数组的元素大小眼形式参数的元素大小相同即 可。例如,如果在 import 语句中定义了形式参数 bit[63:0] b64[],就可以将实际参数 bit[1:0][1:3][6:-1] bpack[9:1]传递进去。

```
例 12.27 压缩开放数组的测试平台
import "DPI-C" function void view pack(input bit [63:0] b64[]);
program automatic test;
    bit [1:0][0:3][6:-1] bpack[9:1];
    initial begin
         foreach(bpack[i]) bpack[i]=i;
         bpack[2]=64'h12345678 90abcdef;
         $display("SV: bpack[2]= %h", bpack[2]);
                                                          // 64 位
         $display("SV: bpack[2][0]=%h", bpack[2][0]); // 32位
         $ display("SV: bpack[2][0][0]= $ h", bpack[2][0][0]):// 8 {$
         view pack(bpack);
   end
endprogram : test
例 12.28 使用压缩开放数组的 C 代码
void view pack(const svOpenArrayHandle h) {
   int i;
   for (i= svLow(h,1); i<svHigh(h,1); i++)
       io printf("C: b64[%d]=%llx\n",
                 i, * (long long int * )svGetArrElemPtrl(h, i));
```

注意,例 12.28 中的 C 代码按照% llx 的格式输出一个 64 位数值。然后将结果从svGetArrayElemPtr1类型强制转换成了 long long int 举形。

## 12.6 共享复合类型

读到现在,你可能在思考如何在 SystemVerilog 和 C 之间传递对象。就类属性的内存 映射方式来讲,这两种语言并不完全一致,所以不能直接共享对象。为了达到共享的目 的,必须在两边创建相似的结构,并且使用压缩和解压缩方法对这两种格式进行转换。一 日这些都具备了,就可以共享复合类型了。

#### 在 SystemVerilog 和 C 之间传递结构 12. 6. 1

下面是一个共享用于表示像素的简单结构变量的例子,该结构由三个字节组成,被压 缩成一个字。例 12.29 给出了 C 结构的定义。注意, C 将 char 视为有符号变量,这可能 会带来不可预测的结果,所以该结构对 char 类型加上 unsigned 限制。这些字节的顺序 跟 System Verilog 相比刚好相反,因为议段代码运行在小屋序的 Intel X86 处理器上,即低 权重字节存储在低位地址上。Sun SPARC 处理器是大尾序的,所以其字节存储顺序跟 System Verilog 相同:r,g,b.

#### 例 12.29 共享结构的 c 代码

```
typedef struct {
                         // x86 小尾序
   unsigned char b, g, r;
   //unsigned char r, q, b; // SPARC 格式
} * p rab;
void invert (p rqb rqb) {
    rgb->r=\sim rgb->r;
                             // 色彩值取反
   rqb->q=\sim rqb->q;
   rqb->b= \sim rqb->b;
   io printf("C: Invert rgb=%02x,%02x,%02x\n",
                 rab->r, rab->a, rab->b);
```

SystemVerilog 测试平台使用压缩结构来保存一个简单的像素,使用类来封装对像素 的操作。由于结构 RGB T是压缩的,所以 SystemVerilog 会以连续的方式来保存其字节。 如果没有加上 packed 修饰符,每一个 8 位值都会被保存成一个单字。

#### 例 12.30 共享结构的测试平台

```
import "DPI-C" function void invert (input RGB T pstruct):
program automatic test;
class RGB;
    rand bit [ 7:0] r, q, b;
    function void display (string prefix="");
        $display("% sRGB= %x, %x, %x", prefix, r, q, b);
    endfunction : display
```

typedef struct packed { bit [ 7:0] r, q, b; } RGB T;

```
// 将类成员压缩到一个结构中
   function RGB T pack();
       pack.r=r; pack.q=q; pack.b=b;
   endfunction : pack
   //将结构解压后赋值给类成员
   function void unpack (RGB T pstruct);
       r=pstruct.r; q=pstruct.g; b=pstruct.b;
   endfunction : unpack
endclass · RGB
   initial begin
       RGB pixel:
       RGB T pstruct;
       pixel=new;
       repeat (5) begin
          assert(pixel.randomize());
                                         // 创建随机像素
          pixel.display("\nSV: before "); // 打印像套值
          pstruct=pixel.pack();
                                          // 转换为结构
                                          // 调用 C 函数将位取反
          invert (pstruct);
          pixel.unpack(pstruct);
                                          // 把结构解压后赋值给类
          pixel.display("SV: after ");
                                          // 打印
       end
   end
endprogram
```

## 12.6.2 在 SystemVerilog 和 C 之间传递字符串

使用 DPI 可以将字符串从 C 中回传给 SystemVerilog。你可能需要为结构的符号值 (symbolic value)传递一个字符串,或者为调试 C 代码而去获取一个能够表征代码内部状态的字符串。

从C中传递一个字符串给 System Verilog 的最简单的办法就是C函数返回一个指向 掺态字符串的指针。该字符串在C语言中必须定义为 static,而非一个局部字符串变 量。非静态变量保存在模中。在函数返回时就解放给操作系统了。

```
例 12.31 从 C 中返回一个字符串
char * print(p_rgb rgb) {
    static char s[12];
```

```
sprintf(s, "%02x,%02x,%02x", rgb->r, rgb->g, rgb->b);
return s:
```

使用静态变量的风险在于多个函数并发调用时会引起内存共享问题。举例来说,使 用 System Verilog 的\$display 函数打印多个像素的时候,可能会多次调用上例中的 print 方法。除非 System Verilog 编译器复制了输出字符串,否则排在后面的 print ()调用可能 会覆盖前面调用的结果,执行结果完全取决于 System Verilog 编译器如何安排这些调用。 注意,对导人函数的调用无法被 System Verilog 调度器中断。例 12.32 将字符串保存在一 个堆(heap)中以支持并发调用。

```
例 12.32 从一个 C 的堆中返回一个字符串
#define PRINT SIZE 12
#define MAX CALLS 16
#define HEAP SIZE PRINT SIZE * MAX CALLS
char * print(p rgb rgb) {
   static char print heap[HEAP SIZE+PRINT SIZE];
   char * s;
   static int heap idx=0;
   int nchars:
   s=&print heap[heap idx];
   nchars=sprintf(s, "%02x,%02x,%02x",
                rab->r, rab->a, rab->b);
   heap idx+=nchars+1;
                             // 不要忘了 null 值!
   if (heap idx>HEAP SIZE)
       heap idx=0;
   return s:
}
```

#### 12.7 纯导人方法和关联导入方法

导入方法分为纯(pure)导入、关联(context)导入和通用(generic)导入。一个纯函数将 严格根据其输入来计算输出,跟外部环境没有任何其他交互。具体来说就是一个纯函数 不会访问任何全局或者静态变量,不会进行文件操作,不会跟函数体以外的事务如操作系 统、进程、共享内存和套接字等有交互。如果没有使用纯函数的输出,那么 System Verilog 编译器会优化掉对该函数的调用,对于输入参数相同的两次调用,编译器会将第二次调用 直接用第一次的输出结果替换。例 12.5 中的 factorial 函数和例 12.6 中的 sin 函数都 是纯函数,因为它们的计算结果仅依赖于它们的输入。

#### 例 12.33 导人一个纯函数

import "DPI-C" pure function int factorial(input int i);

import "DPI-C" pure function real sin(input real in);

导人方法可能需要知道它被调用的环境的上下文信息以决定调用 PLI TF、ACC 还是 VPI 方法或者导出的 SystemVerilog 任务。对这些导人方法需要使用 context 限定词。

#### 例 12.34 导入关联任务

import "DPI-C" context task call sv(bit 31:0] data);

如果导入方法使用全局变量,那它就不再是纯方法了,但是它可能没有调用任何 PLI. 所以其实它也不需要承受 context 方法所带来的额外开销。Sutherland(2004)将这样的 离数定义为"generic(通用的)"因为 SystemVerilog 语言参考手册中对此并没有定义专门 的名字。缺省情况下导入高数量通用类型,这也是本意中的很多例子使用的拳型。

调用关联导入方法时需要记录调用的上下文环境,这会给仿真器带来额外的开支。 所以除非确实需要,否则不要将方法定义为关联方法。另一方面,如果一个通用导入方法 调用了一个导出任务或者一个访问 SystemVerilog 数据对象的 PLI 函数,会导致仿真器 崩溃。

一个关联感知(context-aware)的 PLI 函数指的是这个函数知道自己在何处被调用, 并且能够依据调用地址来访问跟该位置相关联的信息。

## 12.8 在C中与SystemVerilog通信

前面的例子示范了如何在 SystemVerilog 模型中调用 C 代码。DPI 也允许在 C 代码 中调用 SystemVerilog 中的方法。被调用的 SystemVerilog 方法可以是一个保存 C 函数操作结果的简单任务,或者是一个表征部分硬件模型的耗时(time-consuming)任务。

## 12.8.1 一个简单的导出方法

例 12.35 中的模块导入了一个关联函数,并且导出了一个 SystemVerilog 函数。

## 例 12.35 导出一个 SystemVerilog 函数

module block;

import "DPI-C" context function void c display();

export "DPI-C" function sv\_display;

// 没有类型定义或者参数

initial c\_display();

function void sv\_display();
\$display("SV: block");

endfunction

endmodule : block



例 12.35 中的 export 声明看起来"光秃秃的",因为语言参考手册中禁止带任何返回值声明或者参数,甚至不能加上函数声明通常使用的空括号。在 export 声明中包含上述这些信息会重复模块尾部的函数声明,

所以一旦你修改了函数,就会导致两者的不匹配。

例 12.36 是调用该导出函数的 C 代码。

例 12.36 在 C 中调用一个 SystemVerilog 导出函数

```
extern void sv_display();
```

```
void c_display() {
   io_printf("C: c_display\n");
   sv_display();
}
```

上例先输出 C 代码中的行,然后输出 SystemVerilog 中的\$display 信息,如例 12.27 所示。

#### 例 12.37 简单导出函数的执行结果

```
C: c_display
SV: block
```

## 12.8.2 调用 SystemVerilog 函数的 C 函数

尽管测试平台的大部分代码是 SystemVerilog 写的, 你可能还有一些 C 语言或者其他语言编写的测试平台代码, 以及你想重用的一些应用程序。本节创建了一个 SystemVerilog 内存模型,该内存模型的驱动是一段从外部文件中读取事务数据的 C 代码。

例12.33 和例12.39 是内存模型的最初版本。它仅使用了一个函数,所以所有的操作 都不会耗费时间。System Verilog代码调用了C 函数 read\_file 打开文件。文件中唯一 的命令用来设置内存于人小所以C 代码调用一个导出感数率完成这个命令。

#### 例 12.38 简单内存模型的 SystemVerilog 模块

```
module memory;
```

```
import "DPI-C" function read_file(string fname);
export "DPI-C" function mem build; // 没有类型定义或者参数
```

```
initial
```

```
read_file("mem.dat");
```

```
int mem[];
```

```
function mem_build(input int size);
mem=new[size]: // 分配动态内存元素
```

```
endfunction endmodule : memory
```

extern void mem build(int);

注意,在例 12.38 中,export 声明没有任何参数,因为这些信息已经在函数声明时给出了。

例 12.39 中的 C 代码打开文件,读取一个命令并调用导出函数。为了紧凑起见,错误 检查的代码在该例中或 明除了。

#### 例 12.39 读取简单命令文件并调用导出函数的 C代码

```
int read_file(char * fname) {
   int cmd;
   FILE * file;

   file=fopen(fname, "r");
   while (! feof(file)) {
      cmd=fgetc(file);
      switch (cmd)
      {
       case 'M': {
       int hi;
       fscanf(file, "%d %d ", %hi);
      mem_build(hi);
      break;
      }
    }
   }
   fclose(file);
}
```

例 12.40 的命令文件很小,仅含有一个命令,用于创建含有 100 个元素的内存。

```
例 12.40 简单内存模型的命令文件
M 100
```

# 12.8.3 调用 SystemVerilog 任务的 C 任务

一个真实的内存模型会含有诸如读写之类消耗时间的操作,所以必须使用任务来建模。

例 12.41 是 SystemVerilog 代码内存模型的第二个版本。相对于例 12.38,它做了几点改进。新增了 mem\_read 和 mem\_write 两个任务,分别需要 20ns 和 10ns 来执行。导入

while (! feof(file)) (

的 read\_file 函数现在成了一个任务,因为它调用了其他的任务。你可能还记得:只有任务才可以调用其他任务。 import 语句指定 read\_file 为一个关联函数,原因是仿真器需要在该函数银次被调用的时候创建一个单独的栈。

例 12.41 带有导出任务的 SystemVerilog 内存模型模块

```
module memory;
    import "DPI-C" context task read file(string fname);
   export "DPI-C" task mem read;
   export "DPI-C" task mem write;
    export "DPI-C" function mem build;
    initial read file ("mem.dat");
    int mem[];
    function mem build(input int size);
       mem=new[size]:
    endfunction
    task mem read(input int addr, output int data);
        #20 data=mem[addr]:
    endtask
    task mem write (input int addr, input int data);
        #10 mem[addr]=data;
    endtask
endmodule : memory
例 12,42 中的 C 代码扩展了 case 语句,以便对内存命令进行译码。
例 12.42 读取命令文件并调用导出函数的 C代码
extern void mem read(int, int* );
extern void mem write (int, int);
extern void mem build(int);
int read file (char * fname) {
    int cmd:
    FILE * file:
    file=fopen(fname, "r");
```

```
cmd=fgetc(file);
    switch (cmd) {
        case 'M': {
            int hi:
            fscanf(file, "%d %d ", &hi);
            mem build(hi);
            break;
        case 'R': {
            int addr. data, exp;
            fscanf (file, "%c %d %d ", &cmd, &addr, &data);
            mem read(addr, &exp);
            if (data! = exp)
                 io printf("C: Data=%d, exp=%d\n", data, exp);
            break:
        case 'W': {
            int addr. data;
            fscanf (file, "%c %d %d ", &cmd, &addr, &data);
            mem write (addr, data);
            break:
fclose(file);
```

例 12.43 的命令文件含有新的命令,用来写两个内存地址,然后该回其中的一个,命 今中还包含有读命令的期望值。

#### 例 12.43 简单内存模型的命令文件

## 12.8.4 调用对象中的方法

你可以导出 System Verilog 方法,但是定义在举中的方法除外。这个限制类似于对导 人静态 C 函数的限制(参见 12. 3. 2 小节),因为当 SystemVerilog 编译器转译(elaborate)代 码时,对象还不存在。解决这个问题的方法是在 SystemVerilog 和 C 代码之间传递一个对 象引用。但是跟 C 指针不同的是, System Verilog 句柄不能通过 DPI 传递。不过你可以定 义一个句柄数组,然后在两种语言之间传递数组的索引。

下面的例子构建在先前的内存模型基础上。例 12.45 中的 System Verilog 代码定义 了一个类来封装内存模型。现在你使用多个内存,并且它们都有独立的对象。例 12.44 中的命令文件创建两个内存 MO 和 M1,接着分别对两个内存的初始位置进行几次写入,最 后尝试读取这些值。注意,两个内存都对位置12讲行了操作。

```
例 12.44 带有导出方法的 OOP 内存模型的命令文件
```

```
MO 1000
M1 2000
WO 12 34
W1 12 88
W0 99 18
R1 22 44
RO 12 34
R1 12 88
```

module memory:

对命令文件中的每一个 M 命令, System Verilog 代码都会创建一个新的对象。导出函 数 mem build 调用 Memory 的构造函数,接着将 Memory 对象的句柄保存到一个 System-Verilog 队列中,并将该队列的索引返回给 C 代码。因为句柄保存在一个队列中,所以可 以动态地增加新的内存。这样一来,导出任务 mem read 和 mem write 就需要一个额外的 参数,用以表示内存句柄在队列中的索引。

## 例 12.45 带有内存模型类的 SystemVerilog 模块

```
import "DPI-C" context task read file(string fname);
export "DPI-C" task mem read;
export "DPI-C" task mem write;
export "DPI-C" function mem build;
initial read file("mem.dat");
                                   // 调用 c 代码读取文件
class Memory;
   int mem[]:
   function new(input int size);
       mem=new[size];
   endfunction
   task mem read(input int addr, output int data);
        #20 data=mem[addr]:
```

```
endtask
```

```
task mem write (input int addr, input int data);
           #10 mem[addr]=data:
       endtask : mem write
   endclass : Memory
                                        // 内存对象队列
   Memory memq[$];
   // 创建一个新的内存实例并将其压入队列
   function int mem build(input int size);
       Memory m;
       m=new(size);
       memg.push back(m);
       return memq.size()-1;
   endfunction
   task mem read(input int idx addr, output int data);
       memo[idx].mem read(addr, data);
   endtask
   task mem write (input int idx, addr, input int data);
       memg[idx].mem write(addr, data);
   endtask
endmodule : memory
例 12.46 调用带 OOP 内存的导出任务的 C 代码
extern void mem read(int, int, int*);
extern void mem write (int, int, int);
extern int mem build(int);
int read file (char * fname) {
   int cmd, idx;
   FILE * file:
    file=fopen(fname, "r");
   while (!feof(file)) {
       cmd=fgetc(file);
```

```
fscanf(file, "%d", &idx);
    switch (cmd)
        case 'M': {
            int hi, qidx;
            fscanf(file, "%d %d ", &hi);
            gidx=mem build(hi);
            break:
        case 'R': {
            int addr, data, exp;
            fscanf (file, "%c %d %d ", &cmd, &addr, &data);
            mem read(idx, addr, &expected);
            if (data! = expected)
            io printf("C: Data= %d, exp= %d\n", data, exp);
            break;
        1
        case 'W': {
            int addr, data;
            fscanf (file, "%c %d %d ", &cmd, &addr, &data);
            mem write(idx, addr, data);
            break:
    1
fclose(file);
```

#### 上下文(context)的含义 12. 8. 5

}

导人函数的上下文是该函数定义所在的位置,比如\$unit、模块、program或者 package 作用域(scope),这一点跟普通的 SystemVerilog 方法是一样的。如果你把一个函数导 人到两个不同的作用域,对应的 C 代码会依据 import 语句所在位置的上下文执行。这类 似于在 System Verilog 的两个不同模块中分别定义一个 run ()任务。每个任务都会明确地 访问自己所在模块的内部变量。

如果你在例 12.35 中加入第二个模块,导入同样的 C 代码但导出自己的函数,那么 C 方法就会根据导入和导出语句的上下文来调用不同的 System Verilog 方法。

# 例 12.47 简单导出例子的第二个模块

```
module top;
    import "DPI-C" context function void c display();
    export "DPI-C" function sv_display;
    block b1();
    initial c display();
    function void sv display();
        $display("SV: top");
    endfunction
endmodule : top
module block:
    import "DPI-C" context function void c_display();
    export "DPI-C" function sv display;
    initial c display();
    function void sv display();
        $display("SV: block");
    endfunction
endmodule : block
```

此处的输出表明一个 C 方法会根据它被调用位置的不同,分别调用了两个不同的 System Veriog 方法。

## 例 12.48 含有两个模块的简单例子的输出

```
C: c_display
SV: block
C: c_display
SV: top
```

# 12.8.6 设置导入函数的作用域

如同 SystemVerilog 代码可以在局部作用域调用方法、导入的 C 方法也可以在它默认的上下文之外调用方法、使用 svdet.Scope 方法可以获得当前作用域的句柄,然后就可以在对 svdet.Scope 的调用中使用该句柄,使得 C 代码认为它处在另外一个上下文中。例 12.49 是两个方法的 C 代码, 第一个方法 save\_my\_scope ()保存它在 SystemVerilog 中调用处的作用域。第二个方法 c\_display(),将其作用域设为已保存的作用域,并打印出一

## 条信息,然后调用函数 sv\_diaplay()。

上面的C代码测用了svGetMameFromScope(),该函数返回表征当前作用域的一个字符串。返回的作用域被打印了两次,一次是C代码首次被调用时的作用域,另一次是先前保存过的作用域。svGetScopeFromName()子程序将SystemVerilog作用域的字符串作为输入,返回一个指向svScope的句柄以供svGetScope()使用。

例 12.50 的 System Verilog 代码中,第一个模块 block 调用了一个 C 方法来保存上下 文信息。当 top 模块调用 c\_display()方法时,该方法将作用城设置回 block,这样它调用的便是 block 模块中的 sv display(),而非 top 模块中的同名方法。

## 例 12.50 调用获取和设置上下文方法的模块

```
module block;
import "DPI-C" context function void c_display();
import "DPI-C" context function void save_my_scope();
export "DPI-C" function sv_display;
function void sv_display();
    $display("SV: %m");
endfunction: sv_display
```

initial begin

sv display();

```
save my scope();
        c display();
    end
endmodule : block
module top;
    import "DPI-C" context function void c display();
    export "DPI-C" function sv display;
    function void sv_display();
        $display("SV: %m");
    endfunction : sv display
    block bl():
    initial #1 c display();
endmodule : top
上例的输出如例 12.51 所示。
例 12.51 svSetScope 代码的输出
C: c display called from top.bl
C: Calling top.bl. sv display
SV: top.bl. sv display
C: c display called from top
```

C: Calling top.bl. sv\_display

SV: top.bl.sv\_display

可以使用上述作用域的概念来使 C 模型知道它在何处被例化,以及区分不同的实例。 例如。一个内存模型可能被例化多次,每一个实例都需要属于自己的存储空间。

## 12.9 与其他语言交互

本章已经示例了C和C++语言的 DPI。限其他语言交互的工作量也很小。最简单的办法是调用 Verilog 的S system()任务。如果需要命令的返回值,使用 unix 的 system ()函数和WEXITSTATUS 宏定义。例 12.52 中的 SystemVerilog 代码调用了封装(wrapped) system()的C函数。

```
例 12.52 调用封装 Perl 代码的 C 函数的 SystemVerilog 代码 import "DPI-C" function int call perl(string s);
```

```
program automatic perl test;
    int ret val;
    string script;
    initial begin
        if (!$test$plusargs("script")) begin
            $ display ("No + script switch found");
           Sfinish:
        end
        $ value$plusargs("script= %s", script);
        $display("SV: Running '%0s'", script);
        ret val=call perl(script);
        $ display("SV: Perl script returned % 0d", ret val );
    end
endprogram : perl test
例 12.53 是调用 system()并转换返回值的 C 封装函数。
例 12.53 Perl 脚本的 C 封装
# include "vc hdrs.h"
# include < stdlib.h>
# include<wait.h>
int call perl(const char* command) {
    int result=system(command);
    return WEXITSTATUS (result):
例 12.54 是输出信息并返回数值的 Perl 脚本。
例 12.54 C和 SystemVerilog 调用的 Perl 脚本
# ! /usr/local/bin/perl
print "Perl: Hello world! \n";
exit (3)
```

# 12.10 结 论

DPI 使得你能够像调用 System Verilog 子程序一样调用 C 子程序,并将 System Verilog 类型变量 直接传递给 C。DPI 的开销比 PLI 要小、因为 PLI 需要创建参数列表并时刻简意 调用的上下文环境,而且 PLI 的复杂性还在于;每个系统任务都需要 4 个以上的 C 子程序来完成。

此外,使用 DPI,C 代码可以调用 SystemVerilog 子程序,同时允许外部应用程序控制

仿真过程。而使用 PLI、可能需要使用触发变量和更多的参数列表,并且不得不担心对耗 时任务的多次调用会带来潜在的问题。

使用 DPI 的最大难点在于将 SystemVerilog 的数据类型映射到 C. 尤其是当你在两种语言之间共享结构和类的时候。如果你知道如何解决这个问题。那么几乎可以将任何的 应用程序都连接到 SystemVerilog 上。

新 賴